头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 基于CPLD和MT8880的远程控制及播音系统设计 介绍了一种基于CPLD和MT8880的远程控制及语音通信的解决方案。给出了系统的原理框图和关键电路， 并对关键电路的工作原理进行了说明； 最后给出了系统主机控制器中关键模块的QUARTUS II设计图及基于VHDL语言的MT8880收发程序源代码。 发表于：2011/3/25 CPLD应用于嵌入式系统与CAN总线网络通信 可编程逻辑器件PLD（Programmable logic Device）就是由用户进行编程实现所需逻辑功能的数字专用集成电路ASIC。可编程逻辑器件在现代电子工程设计中得到了广泛应用。它是在PAL，GAL等逻辑器件的基础上发展起来的，具有高密度，高速度，低功耗体系结构和逻辑单元，灵活以及运用范围宽等特点，同时还具有设计周期短，制造成本低，开发工具先进，标准产品无需测试，质量稳定及可实时布线检验等优点。 发表于：2011/3/25 FPGA实现时分多址的一种改进型方法 摘要：利用FPGA实现时分多址的方法有很多种，但大多数方法都对FPGA芯片资源的占用非常巨大。针对这一问题，提出一种改进型方法来实现时分多址。通过使用FPGA芯片内部的双口随机访问存储器(双口RAM)，利用同一块RAM采 发表于：2011/3/24 基于Max+PlusⅡ的PCM30／32路系统仿真 摘要：PCM是将模拟信号变换成数字信号的常用方法。为了研究PCM30／32路系统的发端时序与帧结构，采用Max+PlusⅡ设计出了该系统的电路图，并在Max+PlusⅡ中对该电路进行了仿真。仿真结果表明，PCM30／32路系统共包含3 发表于：2011/3/24 基于FPGA的部分响应CPM信号解调器的设计 在现有的民用、军用通信系统的众多应用领域中，为了实现高速率数据传输，提高频谱利用率，必须采用带宽效率更高的编码、调制技术。在众多的调制方式中，连续相位调制信号（CPM信号）具有恒包络特性，它用于承载信息 发表于：2011/3/24 基于FPGA的IEEE-1394b双向数据传输系统设计 本系统，采用800 Mb·s-1的总线传输速率，利用FPGA内嵌的NIOSII处理器作为控制核心，实现了双向传输，用异步传输方式传输主机端指令和摄像头方位及状态信息，用等时传输方式将摄像头数据传输到主机端进行实时显示。实验表明，相对于1394a，该方案具有高速通信、可靠性高、实时性强等优点，达到了预定目标，运行良好。本系统研究的是1394设备与主机间的通信，在此基础上还可以研究在脱离计算机的环境下，两个1394设备间的通信传输以及多个设备的组网传输。 发表于：2011/3/24 基于FPGA+DSP的多串口数据通信的实现 摘要：串口传输常用于基于FPGA和DSP结构的信号处理板和外部设备之间的数据交换。以GPSRTK定位应用为基础，针对单个串口全双工传输不足以应对多种数据类型同时输入输出的情形，设计并实现了一种面向多串口不同类型 发表于：2011/3/24 基于FPGA的AD9910控制设计 为了满足目前对数据处理速度的需求，设计了一种基于FPGA+DDS的控制系统。根据AD9910的特点设计了控制系统的硬件部分，详细阐述了电源、地和滤波器的设计。设计了FPGA的软件控制流程，给出了流程图和关键部分的例程，并对DDSAD9910各个控制寄存器的设置与时序进行详细说明，最后给出了实验结果。实验结果证明输出波形质量高、效果好。对于频率源的设计与实现具有工程实践意义。 发表于：2011/3/24 FPGA实现IRIG-B(DC)码编码和解码的设计 为达到IRIG-B码与时间信号输入、输出的精确同步，采用现代化靶场的IRIG-B码编码和解码的原理，从工程的角度出发，提出了使用现场可编程门阵列(FPGA)来实现IRIG-B码编码和解码的设计方案和体系结构，设计中会涉及到几个不同的时钟频率，FPGA对时钟的同步性具有灵活性、效率高、且功耗低。抗干扰性好的特点。结果表明，FPGA能够确保为从设备提供同源的时钟基准，使时钟与信号的延迟控制在200ns以内，从而得到了IRIG-B码与时间精确同步的效果。 发表于：2011/3/24 基于CPLD的I2C总线接口设计 在电路设计中，I2C总线是比较常用的两线式串行通信方式，大多数的CPU都擅长于并口操作，不具备直接操作I2C总线接口的能力。为了使不具备I2C总线接口能力的CPU通过对并口的简单操作实现对I2C总线接口的控制，在分析I2C总线常用工作模式的基础上，设计实现工作于主机模式的，以CPID完成I2C总线开始信号、结束信号的输出，以及并行数据到I2C总线模式串行数据转换或I2C模式串行数据到并行数据转换的I2C接口模块。采用该模块，可以使不具备I2C总线接口的CPU通过并口方便地控制I2C总线设备，简化系统程序设计。 发表于：2011/3/24 <…421422423424425426427428429430…>
