头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 基于FPGA技术的射频识别RFID板级标签设计 射频识别（RadioFrequencyIdentification，RFID）技术是一种新兴的非接触式自动识别技术，在工业自动化、商业自动化、交通运输控制管理、防伪及军事等众多领域都有广泛的应用前景。它利用无线射频方式进行非接触双向数据通信，以达到目标识别并交换数据的目的，可用来跟踪并管理几乎所有的物理对象。RFID电子标签已经成为21世纪全球自动识别技术发展的主要方向。目前，RFID已经得到了广泛应用，且有国际标准ISO10536，ISO14443，ISO15693，ISO18000，EPCGlobal等几种。其中，ISO18000-6C属于超高频射频 发表于：2010/12/13 GF(2m)域椭圆曲线点乘算法安全FPGA设计与实现 点乘算法是椭圆曲线密码体制中决定速度和硬件资源的关键部分。在深入分析混合结构乘法器并在FPGA上实现经典椭圆曲线点乘算法基础上，设计与实现了一种基于NAF编码混合结构乘法器思想的椭圆曲线点乘算法。对实现的点乘算法进行仿真测试和性能评估表明，新设计实现的基于混合结构乘法器的点乘算法在计算速度和资源使用上具有明显优势。 发表于：2010/12/13 基于FPGA的低成本长距离高速传输系统的设计与实现 借助Altera Cyclone III FPGA的LVDS I/O通道产生LVDS信号，稳定地完成了数据的高速、远距离传输。系统所需的8B/10B编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA内利用VHDL语言设计实现，大大降低了系统互联的复杂度和成本，提高了系统集成度和稳定性。 发表于：2010/12/13 基于FPGA技术的RFID标签设计 本文介绍了基于FPGA技术的RFID板级标签设计与实现。 发表于：2010/12/11 Sumavision在其增强型多媒体路由器3G DTV产品中选用Altera Cyclone III FPGA Altera公司 (NASDAQ: ALTR)今天宣布，Sumavision公司在其增强型多媒体路由器(EMR) 3G DTV产品中选用了Altera的Cyclone® III FPGA。Cyclone III FPGA是高性价比嵌入式处理解决方案，提供多种密度、存储器、嵌入式乘法器和封装选择。在广播市场上，Cyclone III器件实现了设计集成，提高性能，降低功耗，缩短了产品面市时间，同时满足低成本需求。 发表于：2010/12/10 基于FPGA的诱发电位仪系统设计 摘要：设计了基于FPGA的诱发电位仪完整系统。首先给出了整个诱发电位仪的总体设计，讨论了FPGA作为主芯片的各模块集成设计，在此基础上论述了ADSl258模／教转换芯片的特点并给出了其与FPGA的接口电路设计。该诱发电位 发表于：2010/12/10 基于FPGA的高速宽带跳频发射机的中频设计 结合软件无线电思想和架构，利用Altera EP3C16F484C6作为中频信号处理器，设计了一种基于统一硬件架构的数字化高速宽带跳频发射机，实现跳频速率125 kHops/s，跳频带宽320 MHz。 发表于：2010/12/9 基于FPGA的高速卷积的硬件设计实现 在数字信号处理领域，离散时间系统的输出响应，可以直接由输入信号与系统单位冲激响应的离散卷积得到。离散卷积在电子通信领域应用广泛，是工程应用的基础。如果直接在时域进行卷积，卷积过程中所必须的大量乘法和加法运算，一定程度地限制了数据处理的实时性，不能满足时效性强的工程应用。本文从实际工程应用出发，使用快速傅里叶变换(FFT)技术，探讨卷积的高速硬件实现方法。1卷积算法的原理设线性时不变系统的冲激响应为h(n)，则冲激响应和输入δ(n)之间有关系假设该系统的输入为x(n)，输出为y(n)，则根据线性时不变系统的定义，有根据式(3)，线性时不变系统的输出信号可以由输入信号与单位冲激响应的卷积求得。实际应用中，x(n)与y(n)的序列长度均为有限的，假设均为N，显然，求出N点的y(n)需要N2次复数乘法，当序列长度大时，所需计算量是庞大，在需要实时处理的系统中，难以满足实时性要求。将M点序列x(n)，L点序列h(n)分别作扩展，构造新的序列x’(n)，h’(n)，使得长度N满足如下条件根据时域循环卷积定理，x(n)与h(n)的线性卷积可以用循环卷积来代替。即根据式(9)，给出了一种基于快速傅里叶变换(FFT)的卷积的实 发表于：2010/12/8 蓝牙HCI-UART主控制接口的FPGA设计与实现 蓝牙技术作为一种短距离的无线通信技术,具有巨大的发展潜力,本文意从HCI层进行蓝牙技术的应用开发。本文首先介绍了HCI和UART的结构与原理,在分析和比较HCI三种类型接口USB、RS-232和UART优缺点的基础,提出了一种基于FPGA采用硬件设计HCI-UART的实现方式。本设计在Quartus II 9.0集成设计环境下,采用硬件描述语言Verilog分模块设计完成,设计经过Modelsim 6.4a仿真与验证。 发表于：2010/12/8 Altera发布28-nm系列产品工艺技术策略 Altera公司(NASDAQ: ALTR)今天发布面向28-nm系列产品的28-nm工艺技术策略。在曾经发布过的TSMC 28-nm高性能(28HP)工艺技术对高端FPGA系列支持的基础上，Altera进一步采用了TSMC的28-nm低功耗(28LP)工艺技术，用于低成本和中端系列产品。在其28-nm系列产品中采用两种不同的工艺技术，Altera为用户提供了多种优化器件选择。在高端、中端和低成本产品中，Altera都实现了最佳工艺技术，以满足用户需求。 发表于：2010/12/7 <…446447448449450451452453454455…>
