头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 基于FPGA的诱发电位仪系统设计 摘要：设计了基于FPGA的诱发电位仪完整系统。首先给出了整个诱发电位仪的总体设计，讨论了FPGA作为主芯片的各模块集成设计，在此基础上论述了ADSl258模／教转换芯片的特点并给出了其与FPGA的接口电路设计。该诱发电位 发表于：2010/12/10 基于FPGA的高速宽带跳频发射机的中频设计 结合软件无线电思想和架构，利用Altera EP3C16F484C6作为中频信号处理器，设计了一种基于统一硬件架构的数字化高速宽带跳频发射机，实现跳频速率125 kHops/s，跳频带宽320 MHz。 发表于：2010/12/9 基于FPGA的高速卷积的硬件设计实现 在数字信号处理领域，离散时间系统的输出响应，可以直接由输入信号与系统单位冲激响应的离散卷积得到。离散卷积在电子通信领域应用广泛，是工程应用的基础。如果直接在时域进行卷积，卷积过程中所必须的大量乘法和加法运算，一定程度地限制了数据处理的实时性，不能满足时效性强的工程应用。本文从实际工程应用出发，使用快速傅里叶变换(FFT)技术，探讨卷积的高速硬件实现方法。1卷积算法的原理设线性时不变系统的冲激响应为h(n)，则冲激响应和输入δ(n)之间有关系假设该系统的输入为x(n)，输出为y(n)，则根据线性时不变系统的定义，有根据式(3)，线性时不变系统的输出信号可以由输入信号与单位冲激响应的卷积求得。实际应用中，x(n)与y(n)的序列长度均为有限的，假设均为N，显然，求出N点的y(n)需要N2次复数乘法，当序列长度大时，所需计算量是庞大，在需要实时处理的系统中，难以满足实时性要求。将M点序列x(n)，L点序列h(n)分别作扩展，构造新的序列x’(n)，h’(n)，使得长度N满足如下条件根据时域循环卷积定理，x(n)与h(n)的线性卷积可以用循环卷积来代替。即根据式(9)，给出了一种基于快速傅里叶变换(FFT)的卷积的实 发表于：2010/12/8 蓝牙HCI-UART主控制接口的FPGA设计与实现 蓝牙技术作为一种短距离的无线通信技术,具有巨大的发展潜力,本文意从HCI层进行蓝牙技术的应用开发。本文首先介绍了HCI和UART的结构与原理,在分析和比较HCI三种类型接口USB、RS-232和UART优缺点的基础,提出了一种基于FPGA采用硬件设计HCI-UART的实现方式。本设计在Quartus II 9.0集成设计环境下,采用硬件描述语言Verilog分模块设计完成,设计经过Modelsim 6.4a仿真与验证。 发表于：2010/12/8 Altera发布28-nm系列产品工艺技术策略 Altera公司(NASDAQ: ALTR)今天发布面向28-nm系列产品的28-nm工艺技术策略。在曾经发布过的TSMC 28-nm高性能(28HP)工艺技术对高端FPGA系列支持的基础上，Altera进一步采用了TSMC的28-nm低功耗(28LP)工艺技术，用于低成本和中端系列产品。在其28-nm系列产品中采用两种不同的工艺技术，Altera为用户提供了多种优化器件选择。在高端、中端和低成本产品中，Altera都实现了最佳工艺技术，以满足用户需求。 发表于：2010/12/7 Altera发售新的MAX V CPLD系列 扩展其最受欢迎的CPLD产品的供应，Altera公司(NASDAQ: ALTR)今天宣布推出MAX® V器件系列。与竞争CPLD相比，MAX V系列总功耗降低了一半，同时保持了最初MAX系列独特的瞬时接通、单芯片和非易失特性。 发表于：2010/12/7 赛灵思发布Spartan-6 FPGA 和 Virtex-6 FPGA DSP 开发套件，进一步丰富DSP 产品系列阵容 安富利电子元件、MathWorks、德州仪器、4DSP和赛灵思通力协作，共同推出新型套件，满足市场从高性能到低成本DSP的全面需求 发表于：2010/12/7 基于单片机和FPGA的人机交互系统的设计 摘要：在仪器仪表电路中，人机交互界面是必不可少的环节。为了解决单纯采用单片机制作的系统功耗高、速度慢、电路结构繁琐的问题，同时为了发挥出单片机的灵活性和FPGA的高速性，系统采用C805lF020单片机和CycloneⅡ 发表于：2010/12/7 基于FPGA的人工神经网络系统的实现方法 摘要：为了改变人工神经网络的研究仅仅局限于算法，只是在通用的串行或并行计算机上模拟实现的现状，针对函数逼近问题，将BP神经网络的结构分为3个模块，采用VHDL语言完成对各个模块的硬件描述，并使用Altera公司的Q 发表于：2010/12/7 一种基于FPGA的信道化接收机的研究与设计 现代电子战场的电磁环境复杂多变，信号环境朝着密集化、复杂化、占用电磁频谱宽带化的方向发展。另一方面... 发表于：2010/12/7 <…446447448449450451452453454455…>
