头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 什么?Python+FPGA!? 早年，虽然Python是一款比较容易上手的脚本语言，而且有强大的社区支持，一些非计算机专业领域的人都选它作为入门语言。遗憾的是，它不能实现一些非常底层的操控，所以在硬件领域并不起眼。 发表于：2018/8/18 PCB设计中BGA器件布局布线经验谈 SMT(Surface Mount Technology 表面安装)技术顺应了智能电子产品小型化，轻型化的发展潮流，为实现电子产品的轻、薄、短、小打下了基础。SMT技术在90年代也走向成熟的阶段。但随着电子产品向便携式／小型化、网络化方向的迅速发展，对电子组装技术提出了更高的要求，其中BGA(Ball Grid Array 球栅阵列封装)就是一项已经进入实用化阶段的高密度组装技术。 发表于：2018/8/18 FPGA时序约束方法汇总，从易到难的都有 从最近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。 发表于：2018/8/18 如何使用一个DSP block实现4个11位浮点型数据乘法运算 随着深度学习的发展，为了解决更加抽象，更加复杂的学习问题，深度学习的网络规模在不断的增加，计算和数据的复杂也随之剧增。INTEL FPGA具有高性能，可编程，低功耗等特点，为AI应用加速提供了一种灵活、确定的低延迟、高通量、节能的解决方案。Arria10是INTELFPGA第一代集成IEEE754标准单精度硬浮点DSP block，可以为高复杂度的深度学习算法提供高精度，高能效的乘法运算。 发表于：2018/8/18 从易到难总结几种FPGA时序约束方法 从最近一段时间工作和学习的成果中，我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下： 发表于：2018/8/18 C语言模块化程序设计相关概念 模块划分的"划"是规划的意思，意指怎样合理的将一个很大的软件划分为一系列功能独立的部分合作完成系统的需求。C语言作为一种结构化的程序设计语言，在模块的划分上主要依据功能(依功能进行划分在面向对象设计中成为一个错误，牛顿定律遇到了>相对论)，C语言模块化程序设计需理解如下概念： 发表于：2018/8/18 ECCV 2018 | 对抗深度学习: 鱼 (模型准确性) 与熊掌 (模型鲁棒性) 能否兼得？ 分类的准确度长期以来都是评价图像分类模型性能的最核心甚至唯一标准。但最近研究表明，即使是充分训练好的深度神经网络模型也很容易被对抗攻击算法攻破。 发表于：2018/8/18 业界 | 专访达观数据CEO陈运文：文档审阅2.0时代到来 利用机器学习技术审阅文档，生成摘要，提高文字工作效率是人工智能的重要发展方向。近日，达观数据推出了文档智能审阅系统 2.0 版，吸引了德勤、平安信托等众多公司的青睐。 发表于：2018/8/18 前沿 | XNN：打开了自己黑箱的神经网络 本文介绍了一种旨在「打开」并解释神经网络的新模型 XNN（可解释神经网路）。该网络包含三个重要组成部分：投影层、子网络、组合层。XNN 还可用于替代复杂模型，无论将 XNN 用作主要模型还是用于更复杂模型的替代模型，XNN 都可以直接解释模型如何使用输入特征进行预测。 发表于：2018/8/18 学界 | 利用AI精确重建多模光纤传输图像，该技术或可改变医疗和通信行业 近日，来自瑞士联邦理工学院的一组研究人员在美国光学学会的高影响因子期刊 Optica 上发表文章报告其研究成果。 发表于：2018/8/18 <…85868788899091929394…>
