头条 首次领跑全球 中国RISC-V芯片人形机器人跑完半马 8月19日，进迭时空相关人员在第五届滴水湖中国RISC-V产业论坛上展示了旗舰芯片K3。该芯片是全球首颗符合RVA23标准的量产RISC-V芯片，创下RISC-V领域多项全球第一。其采用RISC-V同构融合计算架构，CPU主频最高2.4GHz，提供130K DMIPS通用算力及60TOPS通用AI算力，可本地流畅运行300亿至800亿参数大模型。K3主要面向机器人场景，2026年4月19日，多台搭载K3的灵龙2.0人形机器人顺利完赛北京亦庄半程马拉松，目前该芯片已入驻北京、上海两大国家人形机器人创新中心，获得海外客户订单，主流操作系统与相关编译工具均已完成适配。 最新资讯 基于FPGA的方向滤波指纹图像增强算法实现 设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。采用寄存器传输级（RTL）硬件描述语言（Verilog HDL），利用时分复用和流水线处理等技术完成了方向滤波指纹图像增强算法在FPGA上的实现。系统通过了Modelsim的仿真验证，并在Terasic公司的DE2平台上完成了硬件测试。 发表于：2018/8/16 公布代号为Foreshadow的SGX技术缺陷，英特尔处理器还有多少漏洞未发现？ 近日，英特尔公布了一个可能会导致敏感数据泄露的潜在安全漏洞，这已经是它自今年年初以来第三次不得不披露其系统漏洞了。 发表于：2018/8/15 RISC-V带给中国CPU和芯片行业发展的历史性机遇 微处理器指令集架构（Instruction Set Architecture，ISA）是沟通软硬件运算之间的桥梁，是处理器的灵魂。包括复杂指令集运算（Complex Instruction Set Computing，CISC）、精简指令集运算（Reduced Instruction Set Computing，RISC）、显式并行指令集运算（Explicitly Parallel Instruction Computing，EPIC）、超长指令字指令集运算（Very Long Instruction Word，VLIW）四类。 发表于：2018/8/15 学界 | 老论文没有源码？14年神经图灵机的复现被接收为大会论文 在篇篇论文都是 state-of-the-art 的年代，论文的可复现性与官方代码一直受到研究者的关注，我们希望知道实际的模型性能或改进方法到底有没有原论文写的那么好。 发表于：2018/8/15 创芯选星，为芯而战 8月11日至8月12日，中国研究生创新实践系列大赛主题赛事之一“华为杯”首届中国研究生创“芯”大赛在厦门成功举办。来自全国40余所高校、148支队伍、500余名师生通过两天的角逐，经过现场设计、分组答辩与公开竞演的重重考验；最终，13只队伍脱颖而出，华东师范大学、西安电子科技大学、电子科技大学的三支队伍拔得头筹，获得创“芯”大赛的特等奖；另外10支队伍获得大赛一等奖。中国工程院院士倪光南、中国科学院院士陆建华亲自上台为特等奖获得者颁奖，广大参赛学生受到了极大的鼓舞。 发表于：2018/8/15 工业4.0下的现代的驱动系统介绍 随着工业4.0应用的快速增长，机器制造商们对于使用更少的人员为先进的机器提供更短的开发时间感到压力。利用实时的数据为运行决策制定提供必要信息的需求正在不断增长。与工业4.0 相关的关键字是连接性（在生产过程中所有参与者之间的连接），即使是在还没有应用工业4.0 的工厂里也是如此。 发表于：2018/8/14 基于FPGA的超声波信号处理设计与实现 为了满足超声波探伤检测的实时性需求，通过研究超声波探伤的工作原理，提出了基于FPGA芯片的实时信号处理系统实现方案及硬件结构设计，并根据FPGA逻辑结构模型实现了软件系统的模块化设计。根据实验测试及统计数据得出，基于FPGA芯片的信号处理系统提高了探伤检测的准确性与稳定性，满足了探伤过程中B超显示的实时性要求。 发表于：2018/8/14 基于FPGA的多通道HDLC通信系统设计与实现 为了满足某测控平台的设计要求，设计并实现了基于FPGA的六通道HDLC并行通信系统。该系统以FPGA为核心，包括FPGA、DSP、485转换接口等部分。给出了系统的电路设计、关键模块及软件流程图。测试结果表明，系统通讯速度为1 Mb/s，并且工作稳定，目前该设计已经成功应用于某样机中。 发表于：2018/8/14 杭州7纳米芯片出炉 这几天，杭州企业嘉楠耘智发布的全球首个成功量产7纳米芯片的新闻持续刷屏。 发表于：2018/8/14 基于FPGA的数字三相锁相环的优化设计 数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。 发表于：2018/8/14 <…89909192939495969798…>
