| ANT系列分组密码算法的FPGA高速实现 | |
| 所属分类：技术论文 | |
| 上传者：aetmagazine | |
| 文档大小：721 K | |
| 标签： ANT 分组密码 Verilog HDL | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：ANT系列分组密码算法是一种轻量级密码算法，针对ANT-128/128算法，使用Verilog HDL分别对密钥扩展模块、加密模块在Quartus II 15.0中进行工程实现，并采用46级全流水线结构进行高速优化。在Cyclone V系列5CGXFC7D6F31C7ES芯片中综合结果表明，工程实现结果与标准向量值一致，两模块逻辑利用率分别仅占总资源的3%及7%，且基于流水线优化后的加解密模块工作频率最高可达339 MHz，数据吞吐率最高可达43 Gb/s，能够满足大部分高速加密系统的需求。 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2