最新下载华为静态时序分析与逻辑设计AET-电子技术应用-最丰富的电子设计资源平台

最新下载华为静态时序分析与逻辑设计
所属分类：教程\|讲义
上传者：jessicayangh
文档大小：682 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：静态时序分析是一种重要的逻辑验证方法，设计者根据静态时序分析的结果来修改和优化逻辑，直到设计满足要求。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。