多码率、多码长LDPC译码器的设计与实现AET-电子技术应用-最丰富的电子设计资源平台

多码率、多码长LDPC译码器的设计与实现
所属分类：技术论文
上传者：aet
文档大小：374 K
标签： IEEE 802.16e标准 TDMP LDPC码译码器
所需积分：0分积分不够怎么办？
文档介绍：针对IEEE802.16e标准，基于层译码算法（TDMP）提出了一种适用于多码率、多码长的LDPC码译码器结构。该译码器采用半并行化和流水线设计，可以在保证电路灵活性的同时提高译码吞吐量。利用Xilinx公司的ISE工具进行综合仿真，使用的FPGA芯片为Virtex4-xc4vfx12-sf363-12，最大工作频率为170.278 MHz，译码吞吐量可达到128.77 Mb/s。最后，通过搭建软硬件协同验证平台验证设计的正确性，并将验证的结果与Matlab仿真结果进行了对比。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

相关文章