使用有安全保障的闪存存储构建安全的汽车系统

最新设计资源

ADC输出处理千万小心，“接地技术指南”奉上[模拟设计][工业自动化]

虽然很多转换器具有三态输出/输入，但这些寄存器仍然在芯片上。它们使数据引脚信号能够耦合到敏感区域，因而隔离缓冲区依然是一种良好的设计方式。某些情况下，甚至需要在模拟接地层上紧靠转换器输出提供额外的数据缓冲器，以提供更好的隔离。

发表于：2019/9/19

一种混合的单图像去运动模糊方法[嵌入式技术][其他]

图像的盲恢复一直是数字图像处理领域的难点，对运动模糊图像的复原进行研究，提出了一种混合的单图像去运动模糊方法。首先估计PSF，然后利用PSF和原始模糊图像评估潜像，并对边缘恢复、模糊核估计和反卷积进行多次迭代，采用自适应非盲反卷积方法得到高质量的去模糊图像。最后，与维纳滤波、露西-理查德森这两种经典算法的实验效果进行比较。实验结果表明，本算法保持细节的能力强，去模糊效果更好。

发表于：2019/9/18

基于Laplacian算法的水下偏振图像复原[嵌入式技术][工业自动化]

为了解决船舶航行过程中水下图像质量退化的问题，开展了基于偏振成像的图像对比度提高技术和图像增强算法的研究。该技术中提出了基于偏振信息将不同角度的融合图像分解为多尺度的金字塔图像序列，通过高斯卷积和Laplacian Pyramid算法进行图像融合，结合权重融合系数算法实现对偏振图像的细节特征增强处理；并与小波变换图像融合算法进行对比，可以得出该算法明显改善了水下图像的SNR值和SSIM值。实验表明，该水下偏振系统在衰减系数为2.1的海水环境中，水下成像距离达到6 m，能清晰识别水中物体及其特征识别，且系统运行稳定。

发表于：2019/9/18

基于指纹量化的改进加权质心定位算法[通信与网络][通信网络]

针对室内人员定位信号存在干扰大、定位精度低的问题，提出一种基于指纹量化的改进加权质心定位算法。该算法在ZigBee通信环境下采集实际测量值建立指纹数据库，在量化域内根据未知节点接收到的RSSI值进行量化，获得量化距离及量化RSSI值，将量化距离以及产生的量化误差作为权值参数，进一步利用改进的交集三角形加权质心算法对未知节点进行定位。实验结果表明，该算法可以有效避免因信号衰减严重而造成的理论误差问题，提高了定位精度。

发表于：2019/9/17

基于YunSDR-Y450的BRNs网络路由协议实现[通信与网络][通信网络]

阻继网络(Barrage Relay Networks，BRNs)是针对战术互联网提出的一种多跳自组织的新型网络路由协议。该协议利用无线网络的广播特性实现路由与数据传输，具有低开销、低时延和高鲁棒性的特点，可适应复杂多变的网络环境。基于YunSDR-Y450射频通信硬件完成了路由协议开发与测试。该实现方案以时分多址技术与自主协同技术为前提，通过传输路由控制消息（请求与回复）完成受控拦截区域的建立。节点对路由控制消息中的关键值进行处理，再判定本地在受控拦截区域中的传输属性，从而完成路由过程。消息在受控拦截区域中可以进行快速传输，其时延主要依赖物理传输速度。

发表于：2019/9/17

基于NFC的嵌入式系统自检[嵌入式技术][其他]

今天，电子产品堪称无处不在，不管是汽车、白色家电，还是娱乐设备、可穿戴设备，都已融入我们生活的方方方面。电子系统的快速普及应用，归功于大规模集成电子器件的出现，例如，非常复杂的计算密集型微控制器和SoC（系统芯片）。今天，随着白色家电和电子产品设计日益复杂，设计师不得不开始关注产品的易用性和排障的便利性。

发表于：2019/9/16

旋转环境下基于FPGA的多通道数据采集系统设计[可编程逻辑][工业自动化]

为了满足某大型旋转机械设备在监测过程中实时性高精度多通道的采集需求，提出了一种基于FPGA的多通道振动信号采集检测系统的设计方案。系统采用主/从式FPGA架构，在强噪声环境下实现了采样频率为100 kHz的128通道并行实时数据采集功能。然后通过设计一种参数可调的随机共振信号检测系统，提高了信号信噪比，增强了系统在旋转环境下检测的准确性。经测试验证，该系统具有良好的实时性、稳定性和有效性。

发表于：2019/9/16

基于SPCB的处理器直连低延时PCS的设计实现[通信与网络][其他]

SERDES(串行解串)技术因其传输速率高、抗干扰能力强等优点已成为主流的高速接口物理层规范。但由于上层PCS（物理编码子层）需设置弹性缓冲、编解码等功能，导致系统传输延时较高，无法直接应用于处理器直连等延迟敏感应用领域。介绍了一种基于同源相位补偿缓冲(Synchronous Phase Compensation Buffer，SPCB)的PCS架构的设计实现，可应用于延时敏感的SERDES接口传输系统。该架构具有高吞吐率和超低延时的特点，通过定制的SPCB，单通道32 Gb/s时，发送与接收通路传输延时为10 ns左右，约为业界典型PCS方案的一半，达到Intel与AMD并行CPU直连接口（QPI和HT）的延时水平。该PCS架构可通过28 nm/16 nm/7 nm工艺物理实现，已应用于多款国产处理器直连接口。

发表于：2019/9/15

基于FPGA的便携式多路高精度采集系统设计[可编程逻辑][工业自动化]

为满足对旋翼桨叶表面多测点灵敏气压传感器信号的高速、并行、高精度数据采集，同时具备程控增益放大、抗混叠滤波等功能，设计了一种以FPGA作为核心控制单元的便携式多路高精度前置采集系统。待测信号先由信号调理和滤波模块处理，以提升信号质量，然后经过ADC采样模块采集，最后通过SPI总线将采集数据实时传送至主控板卡分析处理，实现多路信号同步高精度采集。测试结果表明，该系统性能稳定，在干扰较大的环境下，小信号采集幅度精度达0.1%，无杂散动态范围达60 dBc。系统采用便携化设计，体积小，成本低，扩展性强，具有很好的应用价值。

发表于：2019/9/12

高速PCB电路电源完整性仿真分析[电源技术][其他]

针对日益复杂的高速印制电路板(Printed Circuit Board，PCB)电源电压波动问题，提出一种基于电源分配网络(Power Distribution Network，PDN)与目标阻抗协同仿真设计的方法，对1.15 V电源网络的电源完整性(Power Integrity，PI)进行研究。主要涉及两个方面：(1)直流分析，通过加宽覆铜面积、减少回流路径等措施使1.15 V电压降从9 mV跌落至2.5 mV、温度从1.3 ℃降至0.1 ℃、直流电流密度从91.340 3 A/mm2降至82.393 5 A/mm2；(2)交流分析，从谐振分布和PDN输入阻抗分析，在987.34 MHz谐振点处添加22 μF去耦电容，搭建去耦网络去除风险点。仿真结果表明该方法有效地减少了高速PCB电路潜在的电压波动和目标阻抗不匹配的风险，从而提高了电源系统稳定性和可靠性。

发表于：2019/9/12

为快速增长的网络边缘人工智能应用提供更高性能的解决方案[嵌入式技术][消费电子]

存在检测和对象计数等网络边缘人工智能应用越来越受欢迎，但设计人员越来越多地要求在不影响性能的情况下实现低功耗和小尺寸的网络边缘人工智能解决方案。莱迪思的sensAI技术集合的最新版本， 适用于ECP5和iCE40 UltraPlus FPGA，为设计人员提供了在网络边缘实现低功耗、高性能AI所需的硬件平台、IP、软件工具、参考设计和设计服务。

发表于：2019/9/11

一款6.4 ppm/℃的低功耗带隙基准设计[模拟设计][其他]

设计了一款低功耗带隙基准，通过引入在温度超过某一温度之后的渐变阻抗，改善了带隙基准的温漂值，同时对传统的带有运放的带隙做出了改进，设计了一款低功耗的结构。仿真结果表明，在电源5 V供电情况下，总体功耗为1.2 μW，在温度范围-40 ℃~150 ℃，温漂为6.40 ppm/℃。

发表于：2019/9/11

面向CGRCA配置比特流的硬件木马攻击防护方法[通信与网络][信息安全]

针对可重构设备配置比特流易遭受硬件木马攻击的问题，提出了基于认证加密硬件安全引擎的防护方法。首先，通过研究CGRCA的结构及配置过程，详细分析了系统面临的安全威胁，并给出面向未加密原始配置流的硬件木马攻击流程和植入方法。针对该攻击流程，研究提出基于改进CCM认证加密机制的防护方法，该方法对原始配置流进行部分加密和认证，硬件层面采用资源复用的双安全引擎进行解密和认证，确保配置比特流的完整性和真实性。仿真实验证明，该防护方法能以较小的面积和时间开销，抵御面向配置流的潜在硬件木马攻击威胁，实现对配置比特流的保护。

发表于：2019/9/11

一种极低IO带宽需求的大维度矩阵链式矩阵乘法器设计[模拟设计][其他]

大维度矩阵乘法常采用子矩阵分块法实现，子矩阵的最大规模决定了整个矩阵乘法执行速度。针对经典脉动结构直接处理的矩阵规模受IO带宽限制严重的问题，提出了一种极低IO带宽需求的大维度矩阵链式乘法器结构，并完成了硬件设计实现与性能验证工作。主要工作如下：(1)优化了矩阵乘法的数据组织，实现输入矩阵规模与IO带宽无关，能够最大限度地利用器件内部逻辑和存储资源；(2)根据优化后数据组织形式设计了链式乘法器硬件，实现源数据计算和传输重叠操作；(3)增强乘法器对矩阵规模的适应性，所设计的链式乘法器可实时配置为多条独立链，并行多组运算；(4)在Xilinx C7V2000T FPGA芯片上完成不同种规模的链式乘法器硬件实现和性能测试工作，在该芯片上本文提出的链式乘法器最多支持800个运算单元，是经典脉动结构规模的8倍；在相同运算器个数下，本文提出的链式乘法器只使用经典脉动结构运算1/8的IO带宽即获得相等性能。

发表于：2019/9/10

一种半带滤波器的低功耗实现方法[嵌入式技术][其他]

半带滤波器常被用于实现数字变频中数字信号的2倍抽取过程。对于抽取半带滤波器的无乘法器实现结构，常使用移位相加代替乘法操作减少硬件资源的使用，利用多相分解技术降低整体滤波的运算量，降低硬件实现总体功耗。在此基础上进一步提出了一种低功耗的实现方法。通过Modelsim软件仿真验证功能正确后，最后由Design Complier软件的综合结果表明，与传统一般移位相加实现结构相比，所提出的结构有效地降低了半带滤波器的面积及功耗。

发表于：2019/9/10