头条 使用有安全保障的闪存存储构建安全的汽车系统 在现代汽车嵌入式系统中，高度安全的数据存储是必不可少的，尤其是在面对日益高明的网络攻击时。本文将介绍设计师正确使用闪存的步骤。 最新设计资源 一种增益增强型套筒式运算放大器的设计[模拟设计][工业自动化] 设计了一种用于高速ADC中的全差分套筒式运算放大器。从ADC的应用指标出发，确定了设计目标，利用开关电容共模反馈、增益增强等技术实现了一个可用于12 bit精度、100 MHz采样频率的高速流水线(Pipelined)ADC中的运算放大器。基于SMIC 0.13um，3.3 V工艺，Spectre仿真结果表明，该运放可以达到105.8 dB的增益，单位增益带宽达到983.6 MHz，而功耗仅为26.2 mW。运放在4 ns的时间内可以达到0.01%的建立精度，满足系统设计要求。 发表于：2018/8/14 基于FPGA的数字三相锁相环的优化设计[可编程逻辑][工业自动化] 数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。 发表于：2018/8/14 一种新的ISM频段低噪声放大器设计方法[模拟设计][通信网络] 为解决ISM频段低噪声放大器降低失配与减小噪声之间的矛盾，提出了一种改善放大器性能的设计方法。分析了单项参数的变化规律，提出了提高综合性能的方法，给出了放大器封装模型的电路结构。对射频放大器SP模型和封装模型进行仿真。仿真结果表明，输入和输出匹配网络对放大器的性能有影响，所提出的设计方法能有效分配性能指标，为改善ISM频段低噪声放大器的性能提出了一种新的途径。 发表于：2018/8/14 基于DDS的低通滤波器设计与仿真[模拟设计][工业自动化] 分析了几种经典滤波器特性，重点研究了DDS系统中低通滤波器的设计方法。根据DDS的结构特点和输出杂散频谱特性，结合滤波器技术指标使用了归一化法完成了一个九阶椭圆函数低通滤波器的设计，使其通带截至频率为120 MHz、通带内最大衰减为0.2 dB、在135 MHz处阻带内最小衰减为66 dB。通过Multisim10对其进行仿真后可以得出，使用此种方法设计的低通滤波器过渡带陡峭、幅频特性仿真良好，并且能够很好地满足预期的技术指标。 发表于：2018/8/14 基于FPGA的SDTV-HDTV转换的研究与设计[可编程逻辑][通信网络] 一种采用Altera CycloneⅢ FPGA将标准清晰度电视(SDTV)转换成高清晰度电视(HDTV)的方法。用图像插值技术，充分利用了原始图像，实现视频格式水平方向上行内像素点的增加及垂直方向上行数的提升，满足高清晰度电视格式的标准输出。整个上变换模块的复杂度低，易于硬件实现，完成了专用格式转换芯片的功能，在工程应用中有利于提高系统的集成度和灵活性。 发表于：2018/8/14 基于C8051F410的光电式引张线仪设计[测试测量][工业自动化] 根据大坝变形监测的实际需求，以C8051F410为硬件控制平台，采用先进的CCD技术，设计了用于大坝水平位移监测的具有高精度自动测量功能的引张线仪。重点阐述了检测仪器的工作原理、硬件整体实现方案及软件设计流程。测量结果表明该仪器具有很强的实用性。 发表于：2018/8/14 基于CompactPCI体系的高性能监测测向处理平台研究[嵌入式技术][工业自动化] 提出一种新的高速并行采样技术架构以及基于可编程芯片技术和支持灵活配置的并行处理嵌入式硬件架构。该平台集多通道高速采集、大容量数据存储、高性能DSP与大规模FPGA紧耦合实时处理等功能于一体，在综合集成与应用方面具有创新性，能够保障对多模式、多速率、多频段信号分析在信号层上频域的宽阔全覆盖和时域的连续性，同时又因其硬件上提供了丰富的资源裕量，因而可以满足信息层上对多种标准和协议分析的需求及应对其未来的演进。 发表于：2018/8/14 VIPVS加速7 nm工艺模拟版图设计[EDA与制造][工业自动化] 在格芯基于7 nm技术研发高速Serdes IP过程中，版图设计的复杂度日益增加。其中复杂DRC(Design Rule Check)验证和复杂MPT(Multi Patterning)方法为整个设计流程带来新的挑战。因此，一个能够应对这些挑战的版图设计流程非常重要，尤其是对EDA工具新功能的应用，例如： Cadence Virtuoso Interactive Physical Verification System(VIPVS)工具。VIPVS能够实现实时sign-off 规格的DRC 验证，缩短版图验证迭代过程，为多重图案上色提供高效的方法。介绍格芯高速Serdes 版图团队如何使用VIPVS(主要讨论高效DRC验证和多重图案上色功能)进行基于格芯7 nm Finfet工艺的高速Serdes芯片版图设计。 发表于：2018/8/14 基于VSDP-XcitePI的片上耦合干扰的快速验证方法[嵌入式技术][工业自动化] 介绍了一种基于VSDP-XcitePI提取片上电源模型并仿真分析片上耦合干扰的快速验证流程，使用XcitePI基于芯片版图对Die上金属层寄生快速准确地提取生成芯片级／宏模块级的RLCK模型/S参数模型，对一款高性能混合信号前端芯片进行数字-模拟间干扰分析，将Die上电源网络及指定关键信号的金属层寄生模型带入全链路联合仿真，较好地复现了测试现象。所分析芯片面积为1.44 mm2，分析精度达到支撑10 μV级的变化量，分析带宽超过5 GHz。此外，介绍了VSDP平台对S参数模型的后处理方法，确保全链路仿真的收敛性和高效率。 发表于：2018/8/14 开槽圆环型无芯片射频识别标签结构的设计[微波|射频][安防电子] 设计分析了一种圆环开槽型的无芯片射频识别RFID(Radio Frequency Identification)标签。这种圆环开槽型结构具有高度的对称性，无需考虑入射波的极化方式。对散射得到的时域信号进行极点的提取。根据极点与标签结构的对应关系，主要极点提供了嵌入在标签结构中的基本数据，通过主要极点来对标签的结构进行识别。通过仿真分析可知，这种标签结构可达到4 bit的编码，可成为一种新型无芯片RFID标签结构。 发表于：2018/8/13 TD-LTE系统小区搜索定时同步的改进算法[通信与网络][通信网络] 通过对TD-LTE系统小区搜索定时同步的研究，结合Zadoff-Chu序列自身的特性，给出了一种基于SSS的定时同步算法，利用SSS信号的时域共轭对称性正确地估计定时同步点。理论分析和仿真结果表明，该算法性能良好，复杂度低，在存在频偏的情况下也能够准确地估计SSS定时同步点的位置，较常规算法可靠性有了很大提高。 发表于：2018/8/13 基于信道性能的频谱分配算法[通信与网络][通信网络] 频谱分配是认知无线电的关键技术之一，各授权信道的可用概率与授权用户的到达率以及次用户业务量传送时间有关,并且实际效益还与该信道的衰落因子相关。提出了基于以上信道性能的CSGC频谱分配算法,该算法通过优先分配相对信道利用率高、信道衰落小的信道，达到最大化实际总效益的目的。仿真结果表明,该算法是有效的。 发表于：2018/8/13 基于模糊控制的锂电池恒流放电系统[电源技术][工业自动化] 针对锂电池恒流放电控制系统的大惯性、非线性和大滞后性等问题，设计了一种基于模糊控制算法的自动控制系统。该系统以单片机Mega128作为主控芯片，运用PWM脉宽调制技术对锂电池的放电电流进行控制。实验证明，该系统可以迅速响应电流变化，且运行稳定可靠，可广泛地应用于各类锂电池的生产和容量检测场合。 发表于：2018/8/13 基于边缘检测的Retinex图像增强算法[可编程逻辑][工业自动化] 针对消除背景光照对图像的影响时出现的细节弱化、色彩失真的问题，提出了一种基于边缘检测的Retinex彩色图像增强算法。根据人类视觉特性从图像中提取亮度分量并检测边缘信息，在平滑点和边缘点处采用不同的模板估计背景光照，以避免强边缘处的光晕现象；通过调整图像中的背景光照比例提升局部对比度，并根据反射图像直方图自适应调整全局对比度；利用R、G、B通道及亮度分量的等价变换进行色彩恢复，以保证增强前后图像色调一致。实验结果表明，增强后的图像标准差提升了19.34%，信息熵增大了13.18%。 发表于：2018/8/13 LTE系统中小区搜索定时同步的FPGA设计[可编程逻辑][通信网络] 对比于传统DSP串行模式，基于FPGA提出了一种并行高效的小区搜索定时同步设计方案。从空中接口接收数据到FPGA的片内存储模块，采用多路高速乘法器进行序列互相关检测和动态门限配置，实现了数据接收和处理的无缝衔接，大大缩短了主同步信号的检测时间，降低了解码复杂度，并以Virtex-6芯片为硬件平台进行了仿真、综合、板级验证、联机验证等工作。实现结果表明，该设计方案的处理速度和数据精度满足LTE系统测试要求，已应用于终端测试仪表的开发中。 发表于：2018/8/13 <…375376377378379380381382383384…>
