使用有安全保障的闪存存储构建安全的汽车系统

最新设计资源

一种适用于低信噪比环境下的差分相关捕获方法[通信与网络][通信网络]

直接扩频系统中的捕获是一项非常关键的同步技术。常用差分处理来消除频偏对峰值的影响，然而一般差分捕获算法随着伪码的增长、信噪比的降低都会导致信噪比的损失很大。提出一种改进的差分捕获算法,基于差分相关的M阶无偏自相关捕获算法（MUAC-DF），将信号和伪码相乘消除伪码信息后做M阶无偏差分自相关，在一定程度上弥补了差分带来的信噪比损失，提高了抗噪性能；详细介绍了其数学模型，并且从理论上分析了MUAC-DF算法性能；最后在相同条件下进行仿真验证。实验结果表明，MUAC-DF捕获算法比一般的差分非相干码捕获技术性能更加优越，其捕获性能有4～5 dB的改善，更适应于低信噪比条件下工作。

发表于：2017/6/20

火星EDL过程中直接对地通信性能研究[通信与网络][航空航天]

分析了火星科学实验室在进入、下降、着陆（EDL）过程中直接对地通信使用的MFSK信号及其信号检测算法，针对如何设置数据音频率间隔以及在不同多普勒动态下如何设置调制指数的问题，利用对比分析的方法，研究了MFSK调制指数、数据音频率间隔以及载波捕获/跟踪阶段多普勒频率变化率的大小对信息解算性能的影响。实验结果表明，数据音频率间隔对信息检测性能影响较小，建议将数据音频率间隔设为80 Hz；当载噪比低于17 dB-Hz时，调制指数应设为45°，否则应设为48°；载波捕获/跟踪阶段多普勒频率变化率的大小对信息检测性能影响较大，当多普勒频率变化率绝对值高于500 Hz/s时，信号检测门限会增加3 dB。

发表于：2017/6/20

基于双CPCI总线的地震数据采集接口卡设计[嵌入式技术][工业自动化]

针对地震勘探大数据量的采集要求，设计了一种基于双CPCI总线的地震数据采集接口卡。接口卡采用双CPCI总线结构，使用高性能的FPGA和DDR2 SDRAM进行数据处理和存储，实现地震数据的高速采集、预处理及CPCI总线传输等功能。重点介绍了双CPCI总线结构、存储器接口以及高速通信接口的设计和实现方案。海上生产应用结果表明，板卡满足海上地震勘探对接口卡的采集、处理和存储要求。

发表于：2017/6/19

基于隐马尔可夫的非入侵式负载监测方法研究[电源技术][智能电网]

为了实现准确、高效且可大规模化的用电器状态解码，提出了应用隐马尔可夫模型将切换稀疏性和序列可行性限制嵌入解码过程中的监测方法。结合单电表树分解，提出了一个快速序列解码算法，将在线解码的时间复杂度降到多项式。实验分析结果表明，快速序列解码使得大量用电器状态高效且准确的在线监测成为可能。

发表于：2017/6/19

如何学好图像处理——从小白到大神？[可编程逻辑][数据中心]

数字图像处理的历史可以追溯到近百年以前，大约在1920年的时候，图像首次通过海底电缆从英国伦敦传送到美国纽约。图像处理的首次应用是为了改善伦敦和纽约之间海底电缆发送的图片质量，那时就应用了图像编码，被编码后的图像通过海底电缆传送至目的地，再通过特殊设备进行输出。这是一次历史性的进步，传送一幅图片的时间从原来的一个多星期减少到了3小时。

发表于：2017/6/16

IC设计工程师需要这样牛X的知识架构[嵌入式技术][其他]

刚毕业的时候，我年少轻狂，以为自己已经可以独当一面，庙堂之上所学已经足以应付业界需要。然而在后来的工作过程中，我认识了很多牛人，也从他们身上学到了很多，从中总结了一个IC设计工程师需要具备的知识架构，想跟大家分享一下。

发表于：2017/6/16

基于锁相环的高速示波器等效采样系统设计[测试测量][物联网]

采用小数分频锁相环芯片ADF4351作为采样时钟发生器，利用FPGA进行等精度测频，运用差频法顺序等效采样原理，设计了最高等效采样率为160 GS/s的高速示波器等效采样系统。同时通过时钟分配器和数字延迟线产生交替采样时钟，利用4片最高采样率为250 MS/s的8 bit ADC进行时间交替采样，使系统的最高实时采样率达到1 GS/s。由于采用低抖动的时钟源，系统在DC到500 MHz的设计带宽内保持了良好的噪声性能，信噪比优于基于DDS技术的等效采样系统。

发表于：2017/6/16

基于HPS和FPGA的图像压缩感知编解码系统[可编程逻辑][数据中心]

针对图像编码与重构系统的实际需求，设计了一种基于HPS和FPGA的图像处理系统。该系统实现了图像的实时采集、压缩、传输和重构。系统采用DE1-SoC开发板，在FPGA中设计了D5M摄像头、SDRAM、VGA的IP核，在QSYS中利用AXI和Avalon总线连接IP核，利用Linux C编程在HPS中实现了图像的压缩感知(CS)编码和传输，在MATLAB上位机中接收压缩数据并实现图像的重构，减少了FPGA资源使用和设计复杂度。结果表明，该系统能够实现任意自然图像的处理，图像压缩比约为8%，PSNR约为41 dB，应用灵活，可移植性强，能够满足实际工程的需要。

发表于：2017/6/16

ARM与嵌入式linux入门建议[嵌入式技术][其他]

由于很多人总问这个问题，所以这里做一个总结文档供大家参考。这里必须先说明，以下的步骤都是针对Linux系统的，并不面向WinCE。也许你会注意到，现在做嵌入式的人中，做linux研究的人远比做WinCE的人多，很多产家提供的资料也是以linux为主。我一直很难理解，其实WinCE的界面比linux的界面好看多了，使用起来也很方便，更为重要的是，WinCE的开发和Windows下的开发基本一样，学起来简单得多，但是学linux或者使用linux做嵌入式的人就是远比WinCE多。在和很多工作的人交流时我了解到，他们公司从没考虑使用WinCE，因为成本高，都是使用linux进行开发。

发表于：2017/6/15

无人机双余度电动舵机角度传感器故障检测方法[嵌入式技术][工业自动化]

双余度舵控系统的基本思想是通过不同余度之间的切换来保证舵控系统的可靠性。针对无人机双余度电动舵机角度传感器故障检测技术提出了基于辨识参考模型的方法。首先介绍了电动舵机的双余度方案，然后通过机理分析和理论推导相结合的方式建立了舵系统的输入输出模型，利用系统辨识的方法确定了模型的参数。最终利用辨识的参考模型对双余度角度传感器进行故障检测，并通过实验，验证了方法的有效性。

发表于：2017/6/15

基于PCB RFID抗金属标签的互感器制造追溯系统[嵌入式技术][智能电网]

针对智能电表用电压互感器类的离散型制造业，设计出一套基于PCB RFID抗金属标签的制造溯源系统。通过分析产品需求和RFID优势，描述系统的各个功能模块并且构建系统的应用架构。针对产品设计了一款性能较好的抗金属RFID标签，实现了阻抗共轭匹配和较低回波损耗，并且利用三面环绕的金属增强了天线的增益和辐射方向。系统增强了企业的综合竞争力，为实现智能制造和智慧管理奠定了基础。

发表于：2017/6/15

基于FPGA的小型化实时CMOS成像处理系统[可编程逻辑][物联网]

针对成像处理系统的实时性和小型化的问题，设计了一种基于Cyclone IV系列FPGA的CMOS数据采集处理系统，实现了图像的实时采集、处理和双通道输出；通过体系结构上的优化实现了系统的小型化设计。介绍了系统总体框架、硬件体系结构、FPGA功能模块以及图像预处理算法等。最后对系统进行了功能性实验，在满足双通道实时显示的情况下，可以实现图像增强等实时处理，表明该系统具有一定的实用价值。

发表于：2017/6/14

一种具有自恢复功能的嵌入式可信平台的设计[嵌入式技术][信息安全]

以TCG规范为基础，分析和讨论了可信链技术和安全启动过程，构造出一种适用于嵌入式平台的可信链模型以及具有自恢复功能的可信启动实现方法。在Beaglebone开发板上进行了相关实验，验证了其可行性，并作出了总结。

发表于：2017/6/14

基于Vivado HLS的边缘检测硬件加速应用[可编程逻辑][工业自动化]

针对计算机处理高清图像或视频的边缘检测时存在延时长和数据存储带宽受限的缺点，提出了用Vivado HLS将边缘检测软件代码转换成RTL级硬件电路的硬件加速方法。硬件加速是将运算量大的功能模块由硬件电路实现，根据硬件电路工作频率高和数据位宽自定义，可以解决延时长和数据宽度受限的缺点。实验结果表明，边缘检测硬件加速方法不仅使延时和数据带宽都得到了改善，而且也缩短了边缘检测的开发周期。

发表于：2017/6/13

基于事件触发的充电机与BMS通信设计[嵌入式技术][汽车电子]

为简化充电机与电池管理系统BMS的通信流程，并能够对BMS传送来的数据进行辨识和分类，通过对国家充电标准协议（GB/T 27930-2011）的研究和解析，提出了一种基于事件触发的充电机与BMS通信系统。该系统对新国标充电协议所规定的通信流程按事件触发顺序进行逻辑功能函数封装，运用等待固定触发的数据接收方式取代了传统的中断接收方式。研究结果表明，该通信系统能够实现对BMS数据的接收、识别、解析、分类、传输和答复等功能，优化了通信流程，为充电机和BMS的通信设计提供简便的使用参考。

发表于：2017/6/13