中文引用格式: 李杨,张伦兆,肖婷,等. 面向超声显微测量系统的高速采集板卡设计[J]. 电子技术应用,2026,52(9):52-60.
英文引用格式: Li Yang,Zhang Lunzhao,Xiao Ting,et al. Design of high-speed data acquisition board for ultrasonic microscopy systems[J]. Application of Electronic Technique,2026,52(9):52-60.
引言
超声显微测量技术是保证产品质量的重要无损检测手段[1],其中心频率对成像分辨率起着至关重要的作用。在检测晶圆、硅通孔、倒装芯片等缺陷时,系统的中心频率通常需达百兆赫兹[2]。在工程应用中,为保证系统带宽利用率与海量数据准确性,需要采用外部触发式,并以被采信号8~12倍频率的采样率进行数据采集,因此采集板卡的采样率需达到2 GSa/s方可有效捕捉目标信号[3]。超声显微测量系统作为采集板卡常见的应用场景,PVA、Nordson、HITACHI等仪器厂商均具备集成式超声信号采集卡的开发经验,典型型号如PVA超声显微测量系统所使用的OKOS-AL8xGTE系列[4],国内也有坤驰科技的QT1125系列,北京星硕华创PCIe-4619系列的超声信号高速采集板卡作为平替[1],但需二次开发并写入控制软件形成系统集成,难度较高。
随着大规模集成电路技术的持续进步[5],相关器件性能不断提升,为自主设计研制高精度、高速、具备同步触发与低功耗特性的超声高速采集板卡系统提供了坚实的技术基础。然而,在高速采集系统中,采集、控制、缓存与传输等模块若各自依赖独立时钟源,将因时钟域差异引入采样时序抖动与跨域传输错误,在高采样率、外触发同步采集的严苛时序条件下,多时钟架构将显著增加系统控制逻辑的复杂度,并对触发响应的时序一致性构成威胁[3]。为此,研究提出一种基于单一主时钟的同步控制方法,使系统中所有模块共享同一高速、高精度、高稳定性、低抖动的主时钟,统一驱动FPGA控制、同步触发、模数转换器(Analog-to-Digital Converter,ADC)数据采集、高速串行扩展总线(Peripheral Component Interconnect Express,PCIe)传输以及双倍数据率3型存储器(Double Data Rate 3,DDR3)数据缓存[6],从根本上消除多时钟并存引入的时序偏差,降低系统控制逻辑复杂度,提升触发同步精度与长时间工作稳定性[4]。基于该方法,实现了具备外触发输入功能、2 GSa/s采样率、8 bit分辨率、DDR3缓存的超声信号高速数据采集板卡,完成硬件设计、数字逻辑控制设计及上位机软件开发,最终接入自研超声显微测量系统进行功能验证。
本文详细内容请下载:
http://www.chinaaet.com/resource/share/2000007236
作者信息:
李杨1,2,张伦兆1,肖婷1,
吕金鸽2,夏帅2,3,杨天一4,吕炎2
(1.国标(北京)检验认证有限公司,北京 101400;
2.北京工业大学 机械与能源工程学院,北京 100124;
3.北京万东医疗科技股份有限公司,北京 100015;
4.北京工业大学 材料科学与工程学院,北京 100124)

