头条 我国科学家造出可编程三维光子神经网络 将可编程光子神经网络写进玻璃内部，是不是听上去有些科幻？科学家近期的一项研究证明，这条路不仅跑通了，而且规模越大优势越明显。近期，华中科技大学张新亮教授、董建绩教授与上海交通大学唐豪教授团队联合提出了一种可编程光子计算的新范式。他们开发了新架构 LAMP（Lantern-shaped Adaptive Multilayer Photonic network），意为灯笼形自适应多层光子网络。 最新资讯 基于OTSU算法的FPGA实时绕距测量系统 随着FPGA芯片集成度的提高，加之其价格低廉的优势，越来越多的视频图像处理平台采用基于FPGA技术的方案。设计并实现了一个基于OTSU算法的FPGA实时绕距测量系统。首先设计了视频图像灰度化的非浮点运算实现，然后详细讨论了OTSU算法的硬件实现方案，包括其原理、公式简化、流水线处理等。经过OTSU算法处理之后，接着通过统计二值图像中双绞线部分的列宽，计算两个最窄列宽之间的距离即绕距。最后在片上可编程系统上编写软件模块实现功能。 发表于：2015/8/14 【Tech-Workshop】最新FPGA技术发展与应用经验分享 如今，28纳米工艺的FPGA产品已经开始普及,在物联网时代必将承担更大的重任。在以闪电般速度发展的半导体产业里，30年足够改变一切。接下来，FPGA将在哪些地方大放异彩呢？ 发表于：2015/8/14 动态可信度量分析的硬件安全机制研究 以可信计算理论为基础，根据TCG组织的TPM1.2规范中对于信任链的构建中实现动态可信度量分析的描述，提出了一种基于FPGA动态可重构的动态可信度量分析实现DRTM的设计方法。并且通过建立基于ARM的嵌入式系统与FPGA结合的系统验证平台对设计进行了测试及分析，给出了相对应的测试系统。通过测试证明，基于FPGA动态可重构的DRTM设计对于TPM中构建动态信任链是一种有益的方法。 发表于：2015/8/13 【0元试用】免费申请Altera DE2开发板 Altera DE2 多媒体开发平台，是学习数字逻辑、计算机组织和FPGA方面的一个理想工具。该板非常适合各大学课程在实验室环境下的一系列设计项目和复杂尖端的数字系统的开发和应用。 发表于：2015/8/13 2015亚洲创新设计大赛─进化‧专注完美 由 Altera 和友晶科技连续举办 11 年的『 亚洲创新设计大赛 』，不仅是亚太区最顶尖的 FPGA 设计竞赛，更是理工学生视为最高荣誉的竞技场。今年总奖项高达美金十万元，参加大赛的队伍将有机会获得首奖奖金 $1,000 美元，以及价值高达 $8,000 美元，搭载 Altera 最新 Stratix V FPGA 的 DE5-Net 开发板 ，作品的技术文稿也将刊登於『 亚太FPGA应用工程期刊 』及全球线上资料库，创造全球曝光的机会！ 发表于：2015/8/7 西门子发布Sirius 3SK2用户友好型安全继电器 Sirius 3SK2最多可实现六项安全功能，能够利用软件进行参数配置 用户友好型软件界面，只需简单的拖放操作即可创建复杂的安全应用 市场上最纤巧、可通过软件配置参数的安全继电器 发表于：2015/8/7 一种易于硬件实现的LZW算法的应用 实测表明，遥测系统传输的数据冗余度高达90％，这严重降低了遥测系统的工作性能，而目前还没有针对遥测数据硬件压缩系统而设定的数据无损压缩的统一标准。为了实现遥测数据硬件系统的无损压缩，通过适当增加字典的分配空间，优化LZW算法的查找方式，改进LZW算法的字典更新方法，调试出了一种易于硬件实现的LZW算法。最终，通过软件仿真及实际测试，结果表明，遥测数据压缩比达1.8:1以上，完成了设计的预期目标。 发表于：2015/8/4 基于优化DA算法滤波器的设计及其FPGA实现 由于传统MAC方法在设计数字滤波器时频繁使用乘法器，导致整个系统运行速率下降，而一般DA算法在设计高阶滤波器时存在查找表规模过大以至于难以实现的问题。提出一种优化的DA算法来克服这一缺陷，为此设计了一个18阶的线性相位结构的FIR低通滤波器，并用Verilog HDL语言在FPGA上实现，在第三方仿真平台Modelsim工具上仿真。仿真结果与MATLAB计算的理论值进行对比，验证了此优化算法的正确性。 发表于：2015/8/4 自适应压缩感知的语音压缩重构算法研究 根据传统语音信号的处理过程和语音信号的特征，提出了利用自适应冗余字典KSVD算法、自适应观测矩阵和SAMP重构算法的压缩重构方法，通过仿真分析，并与普通压缩感知对比平均帧重构信噪比、相对误差，验证了压缩感知自适应算法的优越性。 发表于：2015/8/3 基于PCIe总线的多路实时传输系统设计 针对多路图像数据的传输及处理带宽需求，使用Virtex-6 FPGA设计实现了基于PCIe总线的多路实时传输系统。该系统主要包括仲裁控制多设备对DDR3的访问，采用PCIe Bus Master DMA方式实现与PC之间的高速传输，以及对全双工传输过程中存在的拥堵问题进行优化。实验结果表明，该实时传输系统最高的传输速率可以达到单工写1 632 MB/s，读1 557 MB/s，全双工写1 478 MB/s，读1 439 MB/s，并且性能稳定，完全满足多路图像采集后的高速传输处理需求。 发表于：2015/8/2 <…190191192193194195196197198199…>
