头条 我国科学家造出可编程三维光子神经网络 将可编程光子神经网络写进玻璃内部，是不是听上去有些科幻？科学家近期的一项研究证明，这条路不仅跑通了，而且规模越大优势越明显。近期，华中科技大学张新亮教授、董建绩教授与上海交通大学唐豪教授团队联合提出了一种可编程光子计算的新范式。他们开发了新架构 LAMP（Lantern-shaped Adaptive Multilayer Photonic network），意为灯笼形自适应多层光子网络。 最新资讯 2015 Altera亚洲创新设计大赛完美收官 7月11日～12日，由Altera和友晶科技联合主办的2015亚洲创新设计大赛终于在武汉落下帷幕。本届大赛吸引了500多支队伍报名参赛，通过分赛区的比拼，最后共有16支队伍带着他们的精彩作品来到现场，参加最后的角逐。 发表于：2015/7/25 基于粒子群算法的交通干线协调控制的研究 目前各大城市交通拥堵的一个重要原因是交通控制仍然为单点控制，未能实现协调优化。基于此，提出一种基于粒子群优化的干线交通总延误最小协调控制方法。首先，通过对城市交通干线协调控制进行数学抽象，建立干线交通双向绿波控制总延误模型。其次，依据总延误模型的特征，设计了一种利用历史最优共享的粒子群算法(VSHBPSO)。接着，对干线总延误模型进行优化，以总延误最小为目标，得出相位差、绿信比的最优解，进而获得交通信号相位的动态配时策略。最后以秦皇岛市交通干线为例进行仿真实验，实验结果表明，优化后的交叉口配时方案比传统的定时控制方案减少了43.1%的延误时间，有效提高了干线通行效率。 发表于：2015/7/23 基于FPGA的通用PCM测试系统设计 遥测系统中，使用大量、种类繁多的数据综合设备将不同种类、不同通道的有用信息综合、编码为PCM流。为满足种类繁多的数据综合设备的测试需求，研制了基于FPGA的通用PCM测试系统，实现对具有不同码型、码速率、帧结构以及接口等的数据综合设备的功能测试。系统功能强大，使用灵活方便。 发表于：2015/7/23 基于FPGA的数字高清CMOS遥感成像技术 为得到高质量的数字高清遥感图像，设计了一种基于FPGA的CMOS遥感成像系统。首先阐述了以FPGA为主处理器的硬件平台结构，然后从模块化的角度详细介绍了如何用FPGA器件实现硬件系统的数字功能并得到高质量的遥感图像，这些内容主要包括主控制接口、传感器接口、图像预处理、DDR2控制、数字视频合成等模块。通过软件仿真和硬件测试，验证了设计方案的正确性和有效性。 发表于：2015/7/23 基于FPGA的电子变焦系统设计 针对数码相机、手机等移动设备的特点，提出一种基于高分辨率传感器的无损电子变焦模型，该模型同时克服了光学变焦模型和传统电子变焦模型的缺陷，输出图像可以达到光学变焦的效果。针对图像在缩放过程中的混叠现象，提出一种基于FPGA的抗混叠滤波和双线性插值相结合的图像缩放算法。通过MATLAB仿真表明，该算法得到的图像质量较高,硬件实现简单。 发表于：2015/7/23 基于DSP+CPLD的电动舵机控制系统的设计 设计了一个基于DSP+CPLD的电动舵机控制系统。硬件电路包括控制器、驱动电路、信号检测电路以及保护电路，完成了对各部分电路的检测，同时采用了PI控制算法，并对参数进行了调整。采用DSP和CPLD相结合的主控单元，简化了DSP的外围电路，减少了DSP消耗的运算资源，并充分运用了CPLD编程的灵活性。实验结果表明，该电动舵机控制系统运行可靠、稳定，具有较强的实用性。 发表于：2015/7/23 带残余补偿的外推冲激响应低成本FIR滤波器实现 基于带残余补偿的外推冲激响应设计技术，利用硬件描述语言编程在集成电路上对FIR数字滤波器进行了综合。该技术利用冲激响应的准周期特性近似滤波器系数，有效降低了FIR滤波器常系数乘法的复杂度，并通过残余补偿降低滤波器阶数，同时应用子项共享技术进一步减少加法器个数。综合结果表明所提方法可以有效节省高阶FIR滤波器硬件资源的消耗，适用于低成本数字系统设计。 发表于：2015/7/21 IDT 公司通过新增额外的支持PCIe 时钟输出的器件扩展VersaClock 5 产品系列 美国加利福尼亚州圣何塞，2015 年7 月14日 - IDT 公司（ IDT ®）（NASDAQ：IDTI）今天宣布扩展其 VersaClock 5 系列可编程时钟发生器，新推出的器件可简化设计中 PCIe 时钟的产生，同时提供VersaClock 产品系列众所周知的灵活输出。高性能VersaClock 5 系列的新成员具有专属的低功耗HCSL （ LP-HCSL）输出，通过为PCIe 设计提供一个集成式的时钟产生和分配方案能够减少电路板空间，并降低物料成本 （BOM ）。 发表于：2015/7/14 基于改进DDS算法的任意信号发生器设计 针对传统直接数字频率合成（DDS）算法存在的幅度量化误差、相位截断误差问题，提出了一种混合利用信号对称性+Sunderland构造对数据ROM进行压缩的方法，用来增大数据ROM的存储量，同时采用改进型相位抖动注入法抑制相位截断误差。硬件电路部分设计了幅频校正电路，对信号进行校正，保证了信号幅度的稳定输出。测试结果表明，信号发生器可以输出高速、稳定、低衰减、低杂散的任意波形，输出信号频率范围为1 MHz~30 MHz，幅度峰峰值为40 mV~6.7 V。 发表于：2015/7/14 Diodes 0.2A功率开关可承受热插拔USB负载 新功率开关系列提供0.4A电流限制以及从2.7V到5.5V的供电电压范围，并具有最高达0.2A的连续负载电流额定值。其它保护功能包括0.4ms升降控制时间，可支持电脑计算、通信和消费性电子设备与外围设备之间的热插拔连接。此外，欠压闭锁和反向电流阻断功能有效保护输入电源，热保护功能则防止集成电路在重载或短路故障的情况下受损。 发表于：2015/7/13 <…192193194195196197198199200201…>
