头条 英伟达入股RISC-V处理器IP厂商SiFive 2026年4月9日，RISC-V处理器IP厂商SiFive正式宣布，已通过超额认购的G轮融资筹集了4亿美元（约合人民币27.3亿元），以加速其高性能数据中心CPU路线图。 最新资讯 基于NiosII的微型数控测井地面系统研究 研究一种基于NiosII软核的微型数控测井地面系统。该测井地面系统的核心部分是数据采集箱，利用超大规模的可编程逻辑器件和SoPC技术，简化了采集箱的硬件结构，实现了采集箱的进一步微型化，提高了系统的性能，增强了系统的可维护性和可扩展性。 发表于：2013/7/10 TD-LTE系统中基于FPGA的解调与解扰的仿真和实现 基于FPGA实现TD-LTE系统中的解调与解扰。包括解调与解扰的介绍、max-log-map算法的介绍、方案的构成、FPGA实现流程以及实现结果分析。在Virtex-6芯片上进行了仿真、综合、板级验证。实现结果表明，该解调与解扰算法应用到TD-LTE射频一致性测试仪表中具有良好的高效性和可靠性。 发表于：2013/7/5 用OpenCV和Vivado HLS加速基于Zynq SoC的嵌入式视觉应用开发 作者：FernandoMartinezVallina赛灵思公司HLS设计方法工程师Vallina@xilinx.comJoséRobertoAlvarez赛灵思公司视频技术工程设计总监jalvarez@xilinx.com将VivadoHLS与OpenCV库配合使用，既 发表于：2013/7/4 如何在FPGA中实现状态机 作者：AdamTaylorEADSAstrium公司首席工程师电子邮件地址：aptaylor@theiet.org状态机往往是FPGA开发的主力。选择合适的架构和实现方法将确保您获得一款最佳解决方案。FPGA常常用于执行基于序列和控制的行 发表于：2013/7/4 Vivado HLS 简化浮点PID控制器设计 作者：DanieleBagni赛灵思公司DsP专家电子邮箱：Daniele.bagni@xilinx.comGiulioCorradi赛灵思公司IsM高级系统架构师电子邮箱：Giulio.corradi@xilinx.com这种全新的赛灵思综合工具可将手动流程实现自动化，从 发表于：2013/7/4 基于FPGA的OLED微显示器的IIC控制模块设计 OLED微显示器作为一种新兴的微显示器，具有众多优点。鉴于OLED微显示大多采用IIC接口，利用Verilog语言，采用模块化设计思想，设计了基于FPGA EP2C8Q208C8的OLED微显示器的IIC接口的IIC控制模块，该控制模块包括写数据存储模块、读数据存储模块、数据读写模块，从而准确而有效地实现了对OLED微显示内部寄存器的读写操作。 发表于：2013/7/4 基于Cyclone IV的Camera Link-HDMI高清视频转换器设计 针对实际项目需求，在充分了解Camera Link接口协议和HDMI接口协议的基础上，给出了基于FPGA的Camera Link-HDMI高清视频转换器设计方案。选用Altera公司的Cyclone IV系列FPGA器件，完成了转换器的电路设计和性能测试。结果表明，图像转换实时性好，色彩和图形无失真，满足设计要求。该方案是一种解决Camera Link-HDMI转换的有效方法，为相似的技术设计问题提供了有益的参考。 发表于：2013/7/4 带有时标的嵌入式语音信号录取系统设计 为了满足语音电台抗干扰客观评估系统对语音文件对准精度的要求，在FPGA平台上设计一种基于SOPC技术的带有时间标记信息的嵌入式语音信号录取系统。在GPS接收机时间信息和秒脉冲触发下，NiosⅡ软核处理器控制音频Codec芯片WM8731对输入的音频信号进行高精度采集，将触发时间信息和采集得到的数据按照特定的格式进行打包与封装，并以FAT文件格式存储到SD卡上。由于GPS系统时间信息具有很高的时间精度，加之FPGA器件具有的时序可控特性 发表于：2013/7/3 把握赛灵思FPGA中的主要时钟资源 把握DCM、PLL、PMCD和MMCM知识是稳健可靠的时钟设计策略的基础。赛灵思在其FPGA中提供了丰富的时钟资源，大多数设计人员在他们的FPGA设计中或多或少都会用到。不过对FPGA设计新手来说，什么时候用DCM、PLL、 发表于：2013/7/3 赛灵思高层次综合工具加速FPGA设计 作者：SharadSinha博士生新加坡南洋理工大学sharad_sinha@pmail.ntu.edu.sgVivadoHLS配合C语言等高级语言能帮助您在FPGA上快速实现算法。高层次综合（HLS）是指自动综合最初用C、C++或SystemC语言描述的数 发表于：2013/7/2 <…234235236237238239240241242243…>
