头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 赛灵思助力有线电视运营商打造面向未来的前端系统针对家庭提供更具吸引力的三重播放业务 全球可编程平台领导厂商赛灵思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）在 2011 年 SCTE 有线电视技术博览会 (SCTE Cable-Tec Expo 2011)上演示了有线电视行业第一个用单个 RF 端口支持多达 160 个正交幅度调制 （QAM ）信道的方案，该方案是在基于赛灵思 28nm 7 系列 FPGA上实现的。该技术对多系统运营商 (MSO) 通过现有有线电视前端系统提供更丰富的三重播放业务至关重要，同时也展示了基于 FPGA 的前端设备可以提供关键的器件和信号密度，满足竞争激烈的数据和内容交付的挑战。 发表于：2011/11/21 赛灵思推出关键互联IP打造新一代 LTE 和LTE-A 无线网络基础架构 全球可编程平台领导厂商赛灵思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出三款对构建低成本高灵活性可编程 3G+/4G 无线基站至关重要的关键互联功能 IP ——赛灵思Serial RapidIO Gen 2 v1.2 终端LogiCORE™ IP、JESD204 v1.1 LogiCORE IP以及CPRI v4.1 LogiCORE IP，所有这三款产品均支持各类互联标准，可帮助开发人员在构建具有更高系统容量的新型无线网络设备时，克服各种设计挑战。 发表于：2011/11/21 基于FPGA实现多路模拟信号自适应采集系统的设计 目前,在PCM／FM遥测体系中模拟信号采集普遍采用8位量化,全部模拟信号均归一化到O～5V范围内,随着需要采集的模拟信号的类型多样化,势必增加信号调理电路的多样性,不利于系统的简化和模块化。在量化位数一定的系统中,被衰减处理的信号中实际量化误差等于N倍(N是信号被衰减的倍数)的最小量化误差,因此合理的信号调理电路和A／D取值是保证量化精度的关键。本文提供的方式有效地解决了这个问题,既简化了前端信号调理电路的复杂度,又充分利用了A／D转换器的输入电压动态范围和量化位数优势,实现了对多路模拟信号的自适应采集,对其他信号采集系统也具有一定的借鉴意义。 发表于：2011/11/18 基于μC/OS-II+NiosII的电力谐波分析仪的研究 在传统的电力系统谐波分析中，多采用单任务无顺序机制，此机制使系统的安全性质量得不到完全保证， 常常出现安全性差的问题。针对此问题，引入具有强实时性和抢占式多任务的嵌入式操作系统μC/OS-II作为操作平台、采用快速傅里叶变换(FFT)的谐波检测方法、通过μC/OS-II在NiosII上的移植可以使得系统的稳定性和实时性有很大的改善，从而使得谐波测量更加精确。 发表于：2011/11/17 赛灵思联盟计划推出高等设计服务成员计划帮助客户加速提升设计生产力 全球可编程平台领导厂商赛灵思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布，赛灵思联盟计划 (Xilinx Alliance Program)推出高等设计服务成员计划，作为其设计服务成员计划的一个重要扩展，帮助 FPGA 客户加速新产品的开发，并使其更轻松找到满足其设计与开发需求的最佳合作伙伴。 发表于：2011/11/17 Altera发布业界第一个面向FPGA的OpenCL计划 Altera公司(NASDAQ: ALTR)今天发布FPGA和SoC FPGA的开放计算语言(OpenCL™)标准开发计划。OpenCL标准是基于C语言的开放标准，适用于并行编程。Altera的OpenCL计划结合了FPGA的并行能力以及OpenCL标准，实现强大的系统加速功能。与使用Verilog或者VHDL等底层硬件描述语言(HDL)的传统FPGA开发方法相比，这一混合系统(CPU + FPGA，使用OpenCL标准)还具有明显的产品及时面市优势。通过其OpenCL计划，Altera与多名用户合作，扩展了大学计划，支持在学术界面向FPGA开发的OpenCL标准，根据用户反馈，主动促进OpenCL标准的发展。用户早期评估结果表明，与多核CPU解决方案相比，性能提高了35倍，与HDL开发的FPGA解决方案相比，开发时间缩短了50%。 发表于：2011/11/16 基于STWD100xP WTD嵌入式系统抗EMC技术 基于STWD100xPWTD嵌入式系统抗EMC技术,摘要：随着嵌入式技术的发展，嵌入式系统对系统稳定性、可靠性、抗干扰性等要求逐渐增高。在此详细分析嵌入式系统EMC产生的原因和途径，在不增加CPU额外开销情况下，采用了意法半导体公司硬件看门狗集成电路STWD100， 发表于：2011/11/15 基于EDA层次化设计方法的出租车计费器设计 ：出租车计费器一般采用以单片机为核心的设计方法，设计不够灵活方便。为此，在此介绍了采用EDA技术的层次化设计方法设计出租车计费器的方法。即用VHDL编写各个功能模块，实现低层设计；用原理图输入方式描述各模块间的关系，实现顶层设计。采用FPGA可编程逻辑器件为系统控制单元，无需添加外围电路，更新功能仅需修改软件。实验表明，该设计方法简单快捷，所设计的系统性能可靠。应用该方法设计的数字电子系统具有很强的灵活性。 发表于：2011/11/15 基于FPGA的卷积码编译码器 摘要：基于卷积码的编译码原理，使用VHDL语言和FPGA芯片设计并实现了(2，1，3)卷积码编译码器。其中译码器设计采用“截尾”的Vite-rbi译码算法，在支路量度计算、路径量度和译码路径的更新与存储以及判决与 发表于：2011/11/15 运用单片机的进行EMC测试及故障排除 所谓EMC就是：设备或系统在其电磁环境中能正常工作，且不对该环境中任何事物构成不能承受的电磁骚扰的能力。EMC测试包括两大方面内容：对其向外界发送的电磁骚扰强度进行测试，以便确认是否符合有关标准规定的限制值要求；对其在规定电磁骚扰强度的电磁环境条件下进行敏感度测试，以便确认是否符合有关标准规定的抗扰度要求。 发表于：2011/11/15 <…333334335336337338339340341342…>
