头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 基于SD卡的FPGA配置 本文首先简略介绍了几种当前对Virtex系列FPGA进行配置的方式和其不足之处，在此基础上提出了一种使用微处理器读取SD卡中的配置数据，并通过SELECTMAP接口对FPGA进行配置的方案，并辅以电路图和工作流程图，以及配置数据在SD卡中的存储方式进行说明。采用此配置方案可以使产品更新只涉及到修改SD卡中的数据，方便灵活，有利于降低大规模产品升级时的成本，适用于通信、工控等多个领域。 发表于：2011/12/12 基于FPGA与USB2.0的实时数据采集与处理系统 介绍了一种基于FPGA与USB2.0的双通道实时数据采集与处理系统。该系统采用XC3S1200E芯片作为核心处理芯片，CY7C68013作为USB接口芯片，通过FPGA内部的控制模块控制A/D数据转换和USB的数据传输，并在FPGA内部完成数据的处理。实验证明，该系统基本能满足设计的要求，计算出所求粒子的直径。 发表于：2011/12/12 基于STM32和CPLD的等精度测频设计 本文中提出一种基于ARM与CPLD宽频带的数字频率计的设计，以微控器STM32作为核心控制芯片，利用CPLD可编程逻辑器件，实现闸门测量技术的等精度测频。 发表于：2011/12/10 赛灵思客户喜获首批Zynq-7000 器件 — 全球第一款可扩展处理平台 全球可编程平台领导厂商赛灵思公司 (Xilinx, Inc. (NASDAQ:XLNX) ) 今天宣布向客户交付首批 Zynq™-7000 可扩展处理平台 (EPP)，这是其完整嵌入式处理平台发展战略的一个重大里程碑，率先为开发人员提供堪比ASIC 的性能与功耗，FPGA 的灵活性以及微处理器的可编程性。那些先期采用 Zynq-7000 EPP 仿真平台、赛灵思早期试用硬件工具以及 ARM® Connected Community社区支持的标准软件工具已经进行系统开发的客户，现在就可以将他们的应用移植到这些器件上，并开始下一阶段的产品开发工作。 发表于：2011/12/9 基于FPGA实现的高速等效采集系统 基于FPGA设计一个高速等效采集系统, 采样速率高达1 GHz。通过对被测信号的周期进行测量，动态配置锁相环，使采样时钟的周期刚好比被测信号的周期大1 ns，从而完成对被测信号的等效采样。系统采用Quartus II软件进行系统模块设计，使用NIOS IDE II软件完成软件代码的实现。该系统在以Cyclone III FPGA芯片为核心的DE0开发板上实现，达到了设计要求。 发表于：2011/12/9 基于FPGA的动力电池管理系统研究与开发 构建了基于单片机芯片MC9S12DG128与FPGA的电池管理系统，实现了数据监测、电池均衡、安全管理、荷电状态（SOC）估计、局域网（CAN）通信等功能。详细介绍了使用该系统模块的电池包的分布式结构特点，电池管理模块的CAN总线接口及硬件和软件功能设计。 发表于：2011/12/8 莱迪思发运了7千5百万片MachXO可编程逻辑器件 莱迪思半导体公司（NASDAQ: LSCC）今日宣布MachXO™ PLD（可编程逻辑器件）自量产起已经发运了超过7千5百万片。全球客户采用结合了易于使用、灵活性、系统集成和价格各方面创新优势的MachXO PLD，广泛应用于各种大批量、成本敏感的应用。 发表于：2011/12/8 Microsemi推出SmartFusion® cSoC与FPGA自有品牌计划 致力于提供帮助功率管理、安全、可靠与高性能半导体技术产品的领先供应商美高森美公司(Microsemi Corporation，纽约纳斯达克交易所代号：MSCC) 今天为其SmartFusion®可定制化系统单芯片(cSoC)和广泛的闪存型与反熔丝型(antifuse-based)FPGA解决方案组合推出自有品牌计划(private labeling program)。主要的计划内容包括： 发表于：2011/12/8 富士通半导体与SuVolta展示~0.4伏超低电压工作的SRAM 富士通半导体有限公司和SuVolta，Inc今日宣布，通过将SuVolta的PowerShrink™低功耗CMOS与富士通半导体的低功耗工艺技术集成，已经成功地展示了在0.425V超低电压下，SRAM(静态随机存储)模块可以正常运行。这些技术降低能耗，为即将出现的终极“生态”产品铺平道路。技术细节和结果将会在12月5日开始在华盛顿召开的2011年国际电子器件会议（IEDM）上发表。 发表于：2011/12/7 基于数字锁相环的晶振频率同步模块设计 为满足现代通信技术、雷达技术、电子测量以及光电应用领域对高稳定度高准确度时钟的要求，设计了一种基于数字锁相环的晶振同步系统。系统以基于FPGA数字延迟线的高分辨率鉴频鉴相器以及在MicroBlaze核中实现的卡尔曼数字环路滤波器为核心，通过16 bit DAC微调本地晶振振荡频率，使其同步于GPS秒脉冲，从而获得了高准确度高、稳定度的本地时钟。 发表于：2011/12/7 <…329330331332333334335336337338…>
