头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 基于CoolRunner CPLD的MP3应用开发板的设计与实现 本文介绍了基于CoolRunner CPLD的MP3应用开发板的设计流程，验证了利用现有IP Core设计的可行性和高效性。在设计过程中，硬件（实验评估板）的设计和基于IP Core的算法设计可同步进行，避免了两者因异步带来的设计周期的延长。实践证明本文的设计思路和实现方法是一种灵活、快速、可靠地开发数字系统平台的设计方案。 发表于：2011/7/26 Altera在亚洲13个城市举办2011年度技术巡展 活动：Altera®公司今天宣布与代理商合作，将于2011年8月至11月在亚太地区13个城市举办免费的技术研讨会。研讨会将在以下国家举行：中国、韩国、马来西亚、台湾和印度。 发表于：2011/7/26 抗SEU存储器的设计的FPGA实现 本设计中的抗SEU存储器的设计可通过ACTEL的ProAsic系列A3P400 FPGA实现，并可使用与其配套的Liber08.5 EDA工具进行代码的编辑和原理图的绘制，并进行功能仿真与电路的综合。通过仿真可以看到，本设计可以达到预期的目的，它既可实现存储器的抗SEU设计，又可以满足对存储器使用灵活性的要求，而且具有功能完善、适应性强、电路简单等特点，非常适用于星载RAM的抗辐射电路设计。 发表于：2011/7/26 如何在赛灵思FPGA设计中保留可重复结果？ 就获得可重复结果而言，资源利用和频率要求都很高的设计是最大的挑战。它们也是可重复结果流程需求最高的设计。得到可重复结果的第一步是在 HDL设计阶段运用设计合理的实践。遵循出色的分层边界实践有助于保持逻辑整体性，而这在设计变更时有助于保持可重复结果。一条不错的规则就是把那些需要整体优化、实施和验证的逻辑放在同一层级。另外需要记录模块的输入和输出。这样就可以把时序路径保持在模块内部，从而避免模块改变时引起相互影响。最后，把所有需要放入更大 FPGA资源 （如 Block RAM 或 DSP）的逻辑全部设置在相同层级。 发表于：2011/7/26 JPEG2000中5／3离散小波多层变换FPGA实现研究 本文提出了一种快速、有效的JPEG 2000 5／3小波变换的VLSI设计结构，该结构将数据的奇偶分裂、边界延拓嵌入到地址产生单元对双端口RAM的操作中，不需要额外的计算单元，采用移位-相加操作代替卷积操作，通过Verilog编写RTL级代码并进行功能仿真，最后完成了在FPGA上的验证，最高时钟频率达到156 MHz，整体性能优越。 发表于：2011/7/26 FPGA 是实现绿色搜索技术的关键 我们用这个项目探讨了 FPGA 加速的可能性，并展示了 FPGA 作为数据中心绿色环保技术的巨大潜力。我们希望进一步扩展这项研究，调查文档处理所需的全系列工作任务，如语法分析、词干、索引、搜索以及过滤等。我们清楚地认识到，现有系统在节能潜力方面很有限，我们希望研究能以业界最高效率专门执行信息检索任务的可定制硬件平台。这样，我们就能显著加速算法的执行，同时大幅度降低能耗，从而开发出更加环保、速度更快的数据中心。 发表于：2011/7/26 LZW改进压缩算法的FPGA实现 LZW算法逻辑简单，实现速度快，擅长于压缩重复出现的字符串；无需事先统计各字符的出现概率，一次扫描即可；相对于其他算法，更有利于硬件实现。本文利用FPGA实现了改进的LZW压缩算法，仿真证明其算法具有很高压缩率，适合工程的实际应用。 发表于：2011/7/26 MIT实现9nm工艺电子束光刻技术 麻省理工学院（MIT）的研究人员表示，已经开发出一种技术，可望提升在芯片上写入图案的高速电子束光刻解析度，甚至可达9nm，远小于原先所预期的尺寸。 发表于：2011/7/26 Lattice针对BGA封装PLD设计的低成本布板技术 日益复杂的系统要求推动了对于提高PLD逻辑密度和增加I/O引脚的需求。因此，球栅阵列(BGA)成为了PLD可选的封装方式。BGA封装选择，如片级BGA，精细间距BGA和芯片阵列BGA，已经很大程度上取代了在大多数PLD上最常用的四方扁平封装(QFP)。BGA受到系统设计师的广泛欢迎，主要是由于其具有较高的I/O密度，从而大大提高了引脚数与电路板面积比，因为它比QFP封装具有更小的封装尺寸，因而也是空间受限应用的理想选择。它可以节省电路板面积及其封装本身的高度。BGA封装的其他主要优点包括：更好的散热性能、更小的未对准公差、可靠的封装结构和经验证的组装流程。 发表于：2011/7/25 基于DSP Builder的DDS设计及其FPGA实现 利用可编程逻辑芯片设计DDS的方法通常是采用VHDL语言输入和原理图法相结合来设计整个信号发生电路，这种方法通常需要调用很多模块，综合性较强，对设计者要求较高。本文利用QuartusⅡ和Matlab/Simulink之间的接口工具DSP Builder来设计整个DDS系统，DSP Builder具备一个友好的开发环境，并且和QuartusⅡ交互性强，易于使用。设计者只需简单了解VHDL描述语言，就可以直接调用已经建立好的Matlab和Simulink设计流程，通过Simulink的图形化界面进行建模、系统级仿真，并子对调用QuartusⅡ进行综合，网表生成和适配，最后完成向FPGA的配置下载过程。 发表于：2011/7/25 <…372373374375376377378379380381…>
