头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 嵌入式软核NiosⅡ串口直接读写寄存器的编程方法 NiosⅡ处理器是Intel公司为Altera公司推出的一个32位精简指令处理器软核。在Altera公司推出的软件SoPC中加载NiosⅡ软核和相应的外围接口以及与定义相应的自定义指令，然后对设计进行综合，下载到FPGA中就可以方便地实现一个具有高速DSP功能的嵌入式处理器。NiosⅡ处理器的软件开发是建立在ANSIC基础上的。NiosⅡIDE是NiosⅡ系列嵌入式处理器的主要软件开发工具。用户可以在NiosⅡIDE中完成所有的软件开发任务，如编辑、编译、下载、调试和闪存编程。NiosⅡ嵌入式系统的一个重要问题就是软件代码量的大小，这关系到存放代码的存储器件容量大小，因此控制和减小程序代码量是降低系统成本的重要方法，必须首先从处理器的启动顺序开始研究。1串口C语言方式编程使用该方法要加上下面语句：执行上面程序可以得到串口输出结果。如果不调用alt_main()函数，则系统默认运行步骤如下：(1)调用alt_os_int()函数来执行任何操作系统所特有的初始化。如果HAL是在操作系统里运行的，那么初始化alt_fd_list_lock命令。它可以控制访问HAL文件系统，初始化中断控制器并执行中断。 发表于：2010/10/9 基于FPGA的Bayer彩色自动白平衡设计与实现 针对物体在不同色温光源照射下呈现偏色的现象，用FPGA实现对Bayer CCD数字相机的自动白平衡处理。根据CFA(Color Filter Array)的分布特点，利用双端口RAM(DPRAM)，实现了颜色插值与色彩空间转换。在FPGA上设计了自动白平衡的三大电路模块：色温估计、增益计算和色温校正，并连接形成一个负反馈回路，然后结合EDA设计的特点，改进了增益计算的过程，有效地抑制了色彩振荡现象。 发表于：2010/10/9 一种改进型中频数字化正交解调结构 提出了一种改进型中频数字化正交解调结构，通过在现场可编程门阵列内部对采样数据流拆分后，分路进行数字解调的方法，大幅降低了现场可编程门阵列的内核工作频率。解决了中频数字接收机使用超高速A/D转换器时，对可编程门阵列内核频率要求过高的问题。详细介绍了新结构的组成和工作原理，并使用SIMULINK对新结构建模和仿真，验证了其可行性。 发表于：2010/10/9 软件无线电平台可重配置接口的实现 实现了一种用于上位机和FPGA处理板之间通信的可重配置接口，详细介绍了该接口的包格式设计和FPGA逻辑设计。仿真结果表明，该可重配置接口能根据信令，实现准实时在线参数配置，满足多种主流通信体制的不同速率要求。 发表于：2010/10/9 赛灵思联手四川虹视成立FPGA联合实验室 全球可编程逻辑解决方案领导厂商赛灵思公司（Xilinx, Inc. (NASDAQ: XLNX) ），2010年9月14日宣布与四川虹视显示技术有限公司（简称四川虹视）在成都高新区共同成立FPGA联合实验室, 致力于推动虹视公司最新的OLED产品技术研发，赛灵思全球消费市场总监Harry Raftopoulos，高级技术市场经理酆毅，四川虹视总经理郎丰伟，技术总监文东星、产品研发中心部长田朝勇等出席了签字揭牌仪式。 发表于：2010/10/9 FPGA时序收敛 您编写的代码是不是虽然在仿真器中表现正常，但是在现场却断断续续出错？要不然就是有可能在您使用更高版本的工具链进行编译时，它开始出错。您检查自己的测试平台，并确认测试已经做到 100% 的完全覆盖，而且所有测试均未出现任何差错，但是问题仍然顽疾难除。 发表于：2010/10/9 基于FPGA的两种DDS实现 DDS(Direct Digital Freqiaency Synthesizers)广泛应用于雷达系统、数字通信、电子对抗、电子测量等民用军用设备中。它是随着半导体技术和数字技术的快速发展而发展起来的新型的频率合成技术，与传统的VCO+PLL的模拟方式产生所需频率相比，DDS技术具有频率分辨率高，相位噪声低，带宽较宽，频谱纯度好等优点。 发表于：2010/10/8 一种基于FPGA的锁相环位同步提取电路设计 在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成，具有功耗大，可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性，可以提高集成度和设计速度，增强系统的整体性能。 发表于：2010/9/30 基于FPGA的DDFS与DDWS两种实现方式 DDS(Direct Digital Freqiaency Synthesizers)广泛应用于雷达系统、数字通信、电子对抗、电子测量等民用军用设备中。它是随着半导体技术和数字技术的快速发展而发展起来的新型的频率合成技术，与传统的VCO+PLL的模拟方式产生所需频率相比，DDS技术具有频率分辨率高，相位噪声低，带宽较宽，频谱纯度好等优点。这些技术指标在一个系统中是至关重要的，决定着一个系统的成败。 发表于：2010/9/30 基于FPGA和DDS技术的正弦信号发生器设计 对于正弦信号发生器的设计，可以采用DDS，即直接数字频率合成方案实现。DDS的输出频率是数字可调的，完全能实现频率为1 kHz～10 MHz之间的正弦信号，这是实际应用中产生可调频率正弦信号波形较为理想的方案。实现DDS常用3种技术方案：高性能DDS单片电路的解决方案；低频正弦波DDS单片电路的解决方案；自行设计的基于FPGA芯片的解决方案。虽然有的专用DDS芯片的功能也比较多，但控制方式却是固定的，因此不一定满足用户需求。而基于FPGA则可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，具有良好的实用性。专用DDS芯片由于采用特定的集成工艺，内部数字信号抖动很小，可以输出高质量的模拟信号；利用FPGA也能输出较高质量的信号，虽然达不到专用DDS芯片的水平，但信号精度误差非常小，能满足大多数信号源要求。 发表于：2010/9/30 <…458459460461462463464465466467…>
