头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 赛灵思FPGA SPARTAN3A 的DDR2接口设计 基于FPGA的SDRAM控制器，以高可靠性、强可移植性、易于集成的特点，逐渐取代以往的专用控制器而成为主流解决方案。本文采用Xilinx公司的Spartan-3A系列FPGA和Hynix公司的DDR2 SDRAM器件HY5PS121621实现DDR2控制器的设计。 发表于：2010/9/8 基于FPGA的USB接口IP核设计 USB(通用串行总线)作为一种外设连接技术，是计算机外设连接技术的重大变革，USB具有速度快、通用性好、扩展性强、功耗低、稳定、易开发等众多优点，在实践中获得了广泛的应用，逐步成为PC机的一种标准接口。USB接口控制芯片是实现USB设备与主机建立通信所必须的芯片，目前国内的USB开发者所采用的芯片都是由国外的芯片商所提供，如Cypress、NEC、Motorola等大的IC设计公司，价格较贵。由于USB的广泛应用，国内外众多科研机构和集成电路设计公司都把目光投向USB这项具有广阔市场前景的技术。USB内核(USB Core)是USB接口控制芯片的关键模块，设计一个稳定、高速的USB内核更是芯片成功推向市场的前提。 发表于：2010/9/8 LTE标准下Turbo码编译码器的集成设计 针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码ASIC的开发提供了参考。 发表于：2010/9/7 基于FPGA的宽带数字接收机变带宽数字下变频器设计 基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器（VB-DDC）。该VB-DDC结合传统数字下变频结构与多相滤波结构的优点，实现了对输入中频信号的高效高速处理，同时可以在较大范围内对信号处理带宽灵活配置。硬件调试结果验证了本设计的有效性。 发表于：2010/9/7 强大的FPGA平台简化了USB 2.0的集成，降低了LSI开发时间，并支持低于100ms的硬件重新配置 FTDI灵活的Morph-IC-II平台结合了Altera Cyclone®-II FPGA与支持高速480Mbit/s USB的芯片和软件 发表于：2010/9/7 名博·使用Verilog设计的ModelSim入门指南 本文的部分章节，来源于作者翻译的Terasic DE2-115的英文入门文档。采用软件平台：ModelSim-Altera 6.5e (Quartus II 10.0) Starter Edition。 发表于：2010/9/6 28nm 7系列FPGA助力赛灵思挺进百亿市场 6月22日，赛灵思公司质量管理和新产品导入全球高级副总裁、亚太区执行总裁汤立人先生和亚太区市场及应用总监张宇清先生向京城媒体宣布了赛灵思又一里程碑式的发展步骤——创建一套新的产品品牌。赛灵思公司在其 Virtex FPGA系列的基础上，推出了通用Kintex-7系列FPGA和低功耗/低成本Artix-7系列FPGA。这两个新系列产品与Virtex-7组成了赛灵思全新的7系列FPGA产品。7系列FPGA产品采用赛灵思的28 nm 平台，将功耗锐减 50%，容量高达 200万个逻辑单元。 发表于：2010/9/3 基于FPGA的仿真系统数据采集控制器IP核设计 介绍了在大型工业模拟仿真系统中，利用FPGA和软IP核实现数据采集及收发控制的方案，并对其进行设计实现。重点阐述了在发送指令和采集接收两种数据流模式下，该IP核的控制处理逻辑及工作状态机的设计及实现。同时，设计仿真测试对其进行验证。经测试验证，该IP核能实现对前端模拟仿真设备状态实时采集并控制的功能，达到了设计目的。 发表于：2010/9/2 基于CPLD的16位高精度数字电压表设计 传统的数字电压表多以单片机为控制核心，采用CPLD进行产品开发，可以灵活地进行模块配置，大大缩短了开发周期，也有利于数字电压表向小型化、集成化的方向发展。 发表于：2010/9/1 基于FPGA 的多时钟片上网络设计 随着技术的发展和进步，基于FPGA 的片上网络研究成为相关领域研究热点。大多数基于FPGA 的片上网络设计都是在单一时钟下进行， 整个网络的性能将会因统一时钟的限制而 降低。介绍基于Xilinx 公司的Virtex-4 平台下的一个多时钟片上网络的设计，以及比较片上网络在单一时钟和多时钟下的性能。 发表于：2010/9/1 <…463464465466467468469470471472…>
