HDL的可综合设计简介AET-电子技术应用-最丰富的电子设计资源平台

HDL的可综合设计简介
所属分类：教程\|讲义
上传者：serena
标签： HDL 组合逻辑
所需积分：1分积分不够怎么办？
文档介绍：本文简单探讨了verilog HDL设计中的可综合性问题，适合HDL初学者阅读　　用组合逻辑实现的电路和用时序逻辑实现的　　电路要分配到不同的进程中。　　不要使用枚举类型的属性。　　Integer应加范围限制。　　通常的可综合代码应该是同步设计。　　避免门级描述，除非在关键路径中。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。