| 基于FPGA的卷积神经网络并行加速器设计 | |
| 所属分类：技术论文 | |
| 上传者：aetmagazine | |
| 文档大小：434 K | |
| 标签： 并行计算 卷积神经网络 加速器 | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：近年来，卷积神经网络在许多领域中发挥着越来越重要的作用，然而功耗和速度是限制其应用的主要因素。为了克服其限制因素,设计一种基于FPGA平台的卷积神经网络并行加速器，以Ultra96-V2 为实验开发平台，而且卷积神经网络计算IP核的设计实现采用了高级设计综合工具，使用Vivado开发工具完成了基于FPGA的卷积神经网络加速器系统设计实现。通过对GPU和CPU识别率的对比实验，基于FPGA优化设计的卷积神经网络处理一张图片的时间比CPU要少得多，相比GPU功耗减少30倍以上，显示了基于FPGA加速器设计的性能和功耗优势，验证了该方法的有效性。 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2