| 基于180 nm CMOS工艺的555定时器设计与仿真验证 | |
| 所属分类：技术论文 | |
| 上传者：wwei | |
| 文档大小：2002 K | |
| 标签： 555定时器 CMOS集成电路 180 nm工艺 | |
| 所需积分：0分积分不够怎么办？ | |
| 文档介绍：针对传统双极型555定时器功耗高、电源范围窄等不足，该研究基于180 nm CMOS工艺，完成了555定时器的设计与仿真验证。核心比较器采用五管OTA结合PMOS输入对管技术，有效优化了输入共模范围；通过Cascode电流镜保障了3 V~15 V宽电压下的阈值精度 。利用仿真软件进行后仿真验证，芯片在 15 V 供电下功耗仅为3.05 mW，较传统方案降低90%以上。在典型及大多数工艺角条件下，频率温漂优于10%，仅在SS工艺角极端条件下出现小幅超标，整体实验结果满足便携式低功耗模拟芯片的应用需求。 | |
| 现在下载 | |
| VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。 | |
Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2