1.9 GHz低电压低功耗CMOS射频低噪声放大器的设计

1.9 GHz低电压低功耗CMOS射频低噪声放大器的设计[模拟设计][通信网络]

针对1.9 GHz PHS和DECT无线接入系统的应用，提出了一种可工作于0.9 V低电压的CMOS射频低噪声放大器，并对其电路结构、噪声及线性度等主要性能进行分析。该电路基于传统的折叠结构低噪声放大器，利用晶体管线性补偿技术，实现了低压低功耗下的高线性度。采用TSMC 0.18 um CMOS工艺模型设计与验证。

发表于：2018/8/16 上午11:56:36

基于高层次综合工具的BIST控制器设计

基于高层次综合工具的BIST控制器设计[EDA与制造][数据中心]

存储器内建自测试（MBIST）技术在存储器测试中具有广泛应用，针对传统寄存器传输级描述语言设计BIST控制器的过程相对繁琐、专用EDA工具定义算法的灵活性差和电路结构固定等问题，提出采用高层次综合工具设计BIST控制器的方法。以SRAM为对象，采用C语言描述MARCH算法，并采取端口分配、流水线优化和数组分割等优化方案完善设计。最后借助FPGA平台验证评估了高层次综合工具输出的RTL级代码电路的功能可靠性和规模可控性。相对于传统的两种方法，摆脱了算法实现和电路结构设计的局限性，缩短了算法实现周期。

发表于：2018/8/16 上午11:54:00

基于FPGA的实时QRS波检测系统设计

基于FPGA的实时QRS波检测系统设计[可编程逻辑][医疗电子]

根据在线心电信号自动分析系统的实时性要求，提出了一种基于现场可编程门阵列的QRS波检测解决方案和硬件结构。该方案采用离散小波变换（DWT）算法结合阈值检测算法进行特征点提取，克服了传统算法受噪声、基漂、杂波等影响的缺点，逻辑简单，适合硬件实现。

发表于：2018/8/16 上午11:44:07

Prewitt图像边缘检测及边缘细化的FPGA实现

Prewitt图像边缘检测及边缘细化的FPGA实现[可编程逻辑][通信网络]

针对实时图像处理的要求，使用FPGA对图像数据流进行在线Prewitt边缘检测。针对传统算法需要人工给定阈值和产生的边缘较宽的不足，用基于FPGA的自适应阈值算法和非极大值抑制方法对边缘检测的结果进行细化处理，提高了边缘检测的精度。

发表于：2018/8/16 上午11:32:54

基于GPS的远程心电监护定位系统的设计

基于GPS的远程心电监护定位系统的设计[通信与网络][医疗电子]

设计了一种基于GPS的远程心电监护定位系统。提出了一种基于GPS的远程心电监护定位系统的设计,介绍其硬件结构的总体框架, 重点介绍了心电监护定位系统终端的硬件电路设计和软件设计思想。该系统充分利用CDMA网络的技术和资源优势实现对病人随时随地的监护。

发表于：2018/8/16 上午11:16:51

基于FPGA的新型高性能永磁同步电机驱动系统设计

基于FPGA的新型高性能永磁同步电机驱动系统设计[可编程逻辑][工业自动化]

提出了一种基于FPGA的单芯片驱动控制方案。它采用硬件模块化的现代EDA设计方法，使用VHDL硬件描述语言，实现了永磁同步电机矢量控制系统的设计。

发表于：2018/8/16 上午11:12:00

基于FPGA的方向滤波指纹图像增强算法实现

基于FPGA的方向滤波指纹图像增强算法实现[可编程逻辑][安防电子]

设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。采用寄存器传输级（RTL）硬件描述语言（Verilog HDL），利用时分复用和流水线处理等技术完成了方向滤波指纹图像增强算法在FPGA上的实现。系统通过了Modelsim的仿真验证，并在Terasic公司的DE2平台上完成了硬件测试。

发表于：2018/8/16 上午11:07:14

基于混沌特性的跳频序列复杂度分析

基于混沌特性的跳频序列复杂度分析[通信与网络][通信网络]

对于已有的跳频序列复杂度分析方法，通过分析跳频序列的混沌特性，提出了一种用关联维数度量跳频序列复杂度的方法，该方法能够对满足混沌特性的跳频序列进行复杂度分析，为跳频序列复杂度的度量提供了一种新的参考依据。最后对基于L-G非连续抽头模型和Logistic-Kent级联映射构造的跳频序列进行了基于混沌特性的复杂度分析，并对两者的复杂度进行了比较。

发表于：2018/8/15 下午5:28:00

一种基于IEEE 802.11p系统的联合粗细时间同步算法

一种基于IEEE 802.11p系统的联合粗细时间同步算法[通信与网络][汽车电子]

提出了一种基于IEEE 802.11p标准的在高速车载移动环境下保持良好时间同步性能的联合粗细时间同步方法。粗时间同步是基于短前导码的自相关，细时间同步利用了滑动窗口和互相关技术来完成准确的时间同步。MATLAB仿真结果表明，所提出的方案在车辆速度为89.7 km/h与 200.1 km/h时比其他三种同步方案的误比特率减少了12.5%； 在车辆速度为126.3 km/h~200.1 km/h时，同步位置的均方差比其他三种同步方案减少了20.1%。

发表于：2018/8/15 下午5:25:00

基于多比特带通△∑调制器的射频数字功放

基于多比特带通△∑调制器的射频数字功放[微波|射频][航空航天]

为提高射频功放的线性和效率，提出了一种基于多比特带通△∑调制器（BPDSM）的射频数字功放结构并给出了BPDSM的设计方法。针对调制器CRFB实现结构中关键路径过长的问题，利用重定时、流水线和超前计算等技术对实现结构进行了改进，将BPDSM的实现速率提高至200 MHz。提出了多电平开关功放的电路结构，将多个具有独立电源的开关功放单元进行串联，实现了对BPDSM输出多比特脉冲信号的高效开关放大。最后,利用FPGA器件及分立元件实现了频率为30 MHz的数字功放，输出功率为10 W时效率达到60%。

发表于：2018/8/15 下午5:20:00