解决方案 恩智浦发布世界首款具有NFC-Commissioning功能的 智能家居与照明解决方案[嵌入式技术][物联网] 恩智浦半导体NXP Semiconductors（纳斯达克代码：NXPI）近日宣布推出性能一流的低功率、长距离JN5169全新无线微控制器及其相应的智能家居和智能照明解决方案，配备经过认证的ZigBee、LightLink、Home Automation、GreenPower软件协议栈以及市场上首款具有NFC-commissioning(见注释1) 功能的选件，用户只需轻触即可连接系统。JN5169中的片上+10dBm功率放大器可将恩智浦现有智能家居产品的连接范围翻倍。 发表于：2015/3/26 下午7:23:00 《2015 NI 趋势展望》着重探索物联网的影响[嵌入式技术][智能电网] 2015年 3月10日， NI (美国国家仪器公司，National Instruments，简称NI) 作为致力于为工程师和科学家提供解决方案来应对全球最严峻的工程挑战的供应商，近日发布了《2015 NI趋势展望》。这份第二次年度报告探究了从工业化物联网(IoT)到制造者运动(maker movement)对经济增长的影响等一系列主题。 发表于：2015/3/23 下午1:32:00 英国Pickering公司扩充了16A电流PXI开关解决方案[嵌入式技术][其他] 作为电子测试与仿真领域模块化信号开关和信号调理解决方案的领导者，英国Pickering公司扩充了16A电流PXI开关产品线。紧随着16A分立继电器模块(型号40-161)的成功，Pickering隆重介绍新的16A电流PXI模块系列，包括： 16A电流 PXI 大功率多路复用器 (型号40-662) – 支持七种不同的配置，形式从4组2:1到单组16:1多路复用器。 发表于：2015/3/13 下午1:36:00 阿特拉斯-科普柯扩展其真空解决方案[嵌入式技术][其他] 阿特拉斯-科普柯推出一款创新智能型油润滑螺杆式真空泵 GHS VSD+ 系列，其融合了阿特拉斯- 科普柯领先的 VSD 变速驱动技术，将真空泵的设计带到一个新的高度。 发表于：2015/3/12 下午3:17:00 TI发布业内首款用于高功率AC/DC电源的零待机功耗PSR解决方案[电源技术][其他] 近日，德州仪器推出了业内首款可应用于75W功率的AC/DC反激式电源的零待机功耗控制器芯片集，此次推出的芯片集的待机功耗堪称业内最低。 发表于：2015/3/6 下午3:58:00 是德科技推出全新参考解决方案，加速卫星信号的监测和验证[通信与网络][其他] 是德科技公司（NYSE：KEYS）日前宣布推出最新的卫星信号监测和信号完整性验证参考解决方案。这款新卫星信号监测参考解决方案从去年开始研发，是是德科技参考解决方案系列中的最新成员。它能够帮助工程师监测大段频谱和执行精确的数字调制分析，以快速高效地验证卫星信号的完整性。 发表于：2015/3/6 下午1:50:00 Molex 将于 2015 慕尼黑上海电子展上 展示行业领先的创新性互连解决方案[嵌入式技术][其他] Molex 公司 将于 3 月 17 至 19 日在上海新国际博览中心 (SNIEC) 举办的 2015 慕尼黑上海电子展上提供展示。Molex 在此次展会的重点在于中国极具活力、发展飞速的电子行业，并将提供全套的创新性顶尖互连解决方案。解决方案的展出地点为 E5 展厅的 5300 展台。 发表于：2015/3/5 下午12:03:00 【Vivado使用误区与进阶】Tcl在Vivado中的应用[可编程逻辑][其他] Xilinx的新一代设计套件Vivado相比上一代产品ISE，在运行速度、算法优化和功能整合等很多方面都有了显著地改进。但是对 初学者来说，新的约束语言XDC以及脚本语言Tcl的引入则成为了快速掌握Vivado使用技巧的最大障碍，以至于两年多后的今天，仍有很多用户缺乏升级 到Vivado的信心。 发表于：2015/3/5 上午9:37:00 【Vivado使用误区与进阶】XDC约束技巧之时钟篇[可编程逻辑][其他] Xilinx 的新一代设计套件Vivado中引入了全新的约束文件XDC，在很多规则和技巧上都跟上一代产品ISE中支持的UCF大不相同，给使用者带来许多额外挑 战。Xilinx工具专家告诉你，其实用好XDC很容易，只需掌握几点核心技巧，并且时刻牢记：XDC的语法其实就是Tcl语言。 发表于：2015/3/5 上午9:35:00 【Vivado使用误区与进阶】XDC约束技巧——CDC篇[可编程逻辑][其他] 上一篇《XDC约束技巧之时钟篇》介 绍了XDC的优势以及基本语法，详细说明了如何根据时钟结构和设计要求来创建合适的时钟约束。我们知道XDC与UCF的根本区别之一就是对跨时钟域路径 （CDC）的缺省认识不同，那么碰到FPGA设计中常见的CDC路径，到底应该怎么约束，在设计上又要注意些什么才能保证时序报告的准确性？ 发表于：2015/3/5 上午9:33:00 <…258259260261262263264265266267…>
