头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 英飞凌全新.XT技术大幅延长IGBT模块使用寿命，为实现200°C的更高结温铺平道路 2010年5月6日，德国Neubiberg讯——英飞凌科技股份公司在纽伦堡举行的2010 PCIM欧洲展会（2010年5月4日至6日）上，推出创新的IGBT内部封装技术。该技术可大幅延长IGBT模块的使用寿命。全新的.XT技术可优化IGBT模块内部所有连接的使用寿命。依靠这些全新的封装技术，英飞凌可满足具备更高功率循环的新兴应用的需求，并为提高功率密度和实现更高工作结温铺平道路。 发表于：2010/5/10 适于底层协议栈开发的数据采集与仿真系统 针对数字通信系统中底层协议栈开发过程中处理数据量大，出现问题不易再现、难于追踪的问题，设计了一种专门用于底层协议栈开发的高速数据采集、仿真系统。系统采用USB总线作为高速数据通路，使用FPGA进行格式转换及数据缓冲。论述了仿真系统的工作原理和系统框架，分析了数据转换、解析的流程，给出了系统仿真的一般模式。 发表于：2010/5/6 基于FPGA的多路正弦波信号发生器专用芯片设计 基于开源思想与SOPC技术，采用32位开源软核处理器OR1200和开源软核DDS，在FPGA上实现了频率、相位可预置并且可调的3路正弦波信号发生器专用芯片的设计。该专用芯片基于OR1200固化专用程序实现，通过UART传输控制数据，可同时控制3路正弦波的产生，其频率范围为1 Hz~100 MHz，步进频率为1 Hz，相位范围为0°~359°。设计方案在DE2-70开发板上进行了实际验证，证明了设计的正确性和可行性。 发表于：2010/5/6 赛灵思ISE 12设计套件用智能时钟门控技术降低动态功耗30% 开启新的生产力时代 全球可编程平台领导厂商赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX) ）日前推出ISE® 12软件设计套件，实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达30%。此外，该新型套件还提供了基于时序的高级设计保存功能、为即插即用设计提供符合AMBA 4 AXI4 规范的IP支持，同时具备第四代部分重配置功能的直观设计流程，可降低多种高性能应用的系统成本。 发表于：2010/5/5 德州仪器进一步提高模拟产能 德州仪器 (TI) 宣布，近期从奇梦达（Qimonda） 北美公司与奇梦达（Qimonda）德国德累斯顿公司成功购买100 多套工具，为满足客户需求TI再次扩展模拟制造产能。 发表于：2010/5/4 基于FPGA的高速HIL仿真器实现电机控制器测试 基于FPGA而设计的高速HIL仿真器来实现电机控制器测试。电机驱动仿真器包括DC电压源、逆变器桥路以及电机。我们支持永磁同步电机(PMSM)及无刷DC电机(BLDC)。 发表于：2010/4/30 2009年中国IC市场规模5676.0亿元，首次出现负增长 2009年中国IC市场规模5676.0亿元，市场下滑5.0% 2009年全球半导体市场规模2263.1亿美元，在金融危机的影响下，市场同比下滑9.0%，增长率是2001年互联网泡沫破灭以来的最低值，从5年发展周期来看，2005－2009年全球半导体市场复合增长率为-0.1%，市场发展连续多年处于低迷期。 发表于：2010/4/30 基于Cypress PSoC的防高压电容测量方案 介绍了一种基于赛普拉斯的8位PSoC芯片为核心，具有高精度，宽量程，耐高压的电容测量解决方案。PSoC是Cypress半导体有限公司生产的的可编程片上系统芯片。它主要由8位微处理器，可编程模拟模块和数字模块，外加可编程恒流源(IDAC)，I2C，Flash,SRAM等周边外围模块组成 发表于：2010/4/30 嵌入式系统的显卡方案设计 介绍具有面向微处理器的通用接口显卡系统，可使低速微处理器轻松驱动高分辨率显示器，且占用微处理器的时间极少。该方案以DDR SDRAM为显存存储图像数据，以FPGA为核心，控制并读/写显存中的数据，并将显存中的数据同步到液晶屏的驱动时钟下，形成持续的数据流，同时输出控制信号控制液晶屏的驱动，嵌入式微处理器仅需要在改变图像时输出数据，而不需持续输出驱动信号和数据流，从而大大降低嵌入式处理器的驱动负担。 发表于：2010/4/28 基于FPGA的μC/OS-II任务管理硬件设计 针对实时操作系统的开销导致应用程序可执行性降低的问题，提出了基于FPGA的硬件实时操作系统设计方案，并实现了μC/OS-II任务管理模块的硬件化。通过设计基于片内寄存器的TCB及基于组合电路的任务调度器，充分发挥了多任务潜在的并行性。整个设计采用VHDL硬件描述语言，通过ISE 8.2软件进行时序仿真验证，并使用Xilinx公司的Virtex-II Pro FPGA板实现。 发表于：2010/4/27 <…474475476477478479480481482483…>
