高速数字振动信号无线接收螺旋缓冲算法

高速数字振动信号无线接收螺旋缓冲算法[嵌入式技术][通信网络]

nRF24L01+无线设备将数据以32 B作为一个数据包进行传输，但在上位机接收之后经常发生数据包粘连和不连续，致使在下一次接收之后出现数据不完整。以磨机采集信号和无线传输系统为例，系统需要振动产生的数据信号连续不断地被传送进来，且要保证数据包的间隔一致。为保证接收数据的完整性和实时性，提出一种螺旋缓冲区域模型，该模型构造出一个环状队列，可以临时性地存储一定量的数据，这些数据在环形队列中时，就可以随时对数据进行操控。经过球磨机筒体振动信号采集和传输装置验证，数据仅在不同步时刻发生丢失，大大降低了接收数据的错误率，为大数据量的接收提供了一种稳定机制。

发表于：2018/4/20 下午12:56:00

基于三层级低开销的FPGA多比特翻转缓解技术

基于三层级低开销的FPGA多比特翻转缓解技术[可编程逻辑][其他]

商用现货型FPGA被认为是解决目前空间应用对处理能力需求不断增加的唯一途径，由于其对多比特翻转的敏感性，需要针对空间应用的单粒子效应采取专门的设计加固技术。提出了基于用户逻辑层、配置存储器层和控制层3个层级的容错技术框架。在用户逻辑层，提出了一种新型的低开销的FTR策略用于用户逻辑的错误检测；在配置存储器级，提出了基于模块和帧的动态部分可重构策略用于处理配置存储器的错误；在控制级，以Xilinx ZYNQ片上系统型FPGA为目标，利用其嵌入的硬核处理器进行基于检查点和卷回体制的电路状态保存和恢复。整个容错技术框架在7级流水的LEON3开源器处理器中进行了故障注入的试验验证，试验结果显示在增加85%的LUT资源和125%的触发器资源使用条件下，99.997%注入的故障得到了及时纠正。

发表于：2018/4/20 上午11:38:00

JESD204B Subclass1模式时钟设计与调试

JESD204B Subclass1模式时钟设计与调试[模拟设计][其他]

JESD204B协议是用于数据转换器与FPGA/ASIC之间数据传输的高速串行协议，Subclass1模式是该协议完成确定性延时功能的重要模式。对JESD204B协议Subclass1模式的工作原理和时钟设计要求进行分析，并总结出Subclass1模式时钟调试方法。利用Xilinx Virtex-7系列FPGA搭建JESD204B自收发链路对该方法进行验证。结果表明，该时钟调试方法能够满足Subclass1模式的时钟设计要求，保证数据的稳定收发。

发表于：2018/4/19 上午9:06:00

基于ZYNQ的Retinex实时图像去雾

基于ZYNQ的Retinex实时图像去雾[嵌入式技术][其他]

雾霾天气严重影响户外视频系统的图像质量。随着户外视频系统的广泛和深入的应用，迫切需要能够进行实时处理的小型化的嵌入式图像去雾系统。提出一种基于ZYNQ的Retinex实时图像去雾方法，在HSV颜色空间对亮度分量V进行Retinex算法去雾处理；采用ARM+FPGA软硬件协同的方式，由ARM完成算法控制功能及图像的颜色空间转换、对数等简单运算；在FPGA中采用高斯核函数与二维图像卷积的并行算法估计环境光的照度。实验结果表明，提出的方法在保证去雾效果的情况下，具有处理速度快、小型化、可嵌入、可移植和功耗低等优点，能够满足户外视频系统的性能要求。

发表于：2018/4/19 上午8:44:00

基于Testbench的FPGA实物自动化测试环境设计

基于Testbench的FPGA实物自动化测试环境设计[嵌入式技术][其他]

针对FPGA软件测试过程中仿真测试和实物测试的不足，提出了一种基于仿真测试用例的实物自动化测试环境，将用于仿真测试的Testbench进行解析处理，形成能够用于FPGA实物测试的传输信号，通过执行器将此信号转换为作用于被测FPGA芯片的实际信号，并采集被测FPGA芯片的响应，实现对FPGA的实物自动化测试。采用实物自动化测试环境验证平台对设计架构进行了验证，取得了良好的效果。

发表于：2018/4/18 上午11:14:00

一种具有新型延时单元的鉴频鉴相器设计

一种具有新型延时单元的鉴频鉴相器设计[模拟设计][其他]

鉴频鉴相器是电荷泵锁相环的关键模块。死区表征鉴频鉴相器对两个输入信号最小相位差的鉴别能力，会使锁相环的杂散特性恶化，是鉴频鉴相器主要的设计考虑之一。基于TSMC 0.18 μm RF CMOS工艺，设计了一款具有新型延时单元的无死区鉴频鉴相器。该延时单元基于传输门及反相器设计，利用3位数字控制，实现8种不同的复位延时，可灵活配置，有效消除死区。其具备占用面积小、结构简单、易扩展和易移植等特点。仿真结果表明，设计的鉴频鉴相器具备消除死区的能力，能够应用于锁相环电路。

发表于：2018/4/18 上午11:03:00

一种低功耗低噪声8相位输出环形振荡器

一种低功耗低噪声8相位输出环形振荡器[模拟设计][其他]

针对环形振荡器的功耗大、噪声大、线性度差等问题，基于TSMC 55 nm工艺，提出了一种新型交叉前馈结构环形振荡器电路。深入分析了器件自身热噪声、闪烁噪声对环形振荡器输出相噪贡献百分比，利用电容滤波技术来降低振荡器输出相噪，采用源极负反馈电路得到线性电流来改善调频线性度，并提供了宽调谐范围。Spectre RF仿真结果表明，设计的环形振荡器频率覆盖范围为0.2 GHz～3.8 GHz，产生8相位，相位噪声为-91.34 dBc/Hz@1 MHz，在1.2 V电源电压下消耗电流为4.6 mA ,线性度良好。

发表于：2018/4/17 上午10:36:00

一种多位量化高精度加速度计系统设计

一种多位量化高精度加速度计系统设计[模拟设计][其他]

为了在保证系统噪声整形能力的基础上实现稳定的高精度微机械加速度计系统，提出了一种多位量化的高精度加速度计系统。通过应用静电力反馈线性化电路，实现了一种四阶多位量化微机械加速度计结构。该加速度计系统噪声水平均值低于-120 dB/√Hz，灵敏度0.63 V/g，等效输入加速度噪声约为4 μg/√Hz。加速度计系统量程受限于电源电压和系统灵敏度,约为±3 g。

发表于：2018/4/17 上午10:11:00

基于电流反馈的IGBT有源栅极驱动方法研究

基于电流反馈的IGBT有源栅极驱动方法研究[电源技术][其他]

IGBT开关过程中di/dt与du/dt的大小决定着电流过冲、电压过冲和通断损耗的大小。为使IGBT稳定高效工作，提出一种基于di/dt和du/dt反馈的栅极驱动方法，在IGBT开通时，与di/dt成正比的可控电流反馈到栅极；同样，在IGBT关断时，与du/dt成正比的可控电流反馈到栅极。通过调节反馈到栅极的电流值，实现对di/dt与du/dt的控制，从而抑制尖峰电流和过压损坏的产生。仿真及实验结果验证了理论分析的正确性与可行性。

发表于：2018/4/16 上午11:41:00

一种基于FPGA的低功耗高速解码器设计

一种基于FPGA的低功耗高速解码器设计[可编程逻辑][汽车电子]

针对传统编解码算法复杂度高、不易扩展等问题，对自编码神经网络前向传播算法和结构进行了研究，提出了一种以自编码神经网络为编解码算法，以FPGA为实现平台的低功耗高速解码器系统。该系统实现了字符的编解码，同时可被应用于各种多媒体信息的编解码。通过ModelSim仿真，Xilinx ISE实现后进行硬件实测，对计算精度、资源消耗、计算速度和功耗等进行分析。实验测试结果表明，所设计的解码器能够正确完成数据解码功能，算法简洁高效，扩展能力强，系统具有低功耗、速度快等特点，可广泛应用于各种低功耗、便携式产品。

发表于：2018/4/16 上午11:03:00