基于FMCW环扫SAR的成像系统设计及测试方法

基于FMCW环扫SAR的成像系统设计及测试方法[嵌入式技术][航空航天]

为实现目标不同距离的高分辨率成像，提出一种调频连续波(FMCW)环扫合成孔径雷达(SAR)体制下的目标距离向探测系统设计及测试方法。该系统由模拟前端和FPGA共同处理实现，设计多种工作模式以实现近、中、远3种探测距离及相应的分辨率。通过MATLAB模拟射频前端去调频处理后的信号，加载到FPGA数字下变频处理，对所得信号仿真得到输出频谱，并进行闭环板级实测，验证了该基于FMCW环扫SAR的目标距离向成像系统设计的可行性。

发表于：2018/3/23 上午11:35:00

基于分数低阶协方差谱的频谱感知算法研究及其FPGA实现

基于分数低阶协方差谱的频谱感知算法研究及其FPGA实现[可编程逻辑][通信网络]

在对非高斯噪声情况下主用户频谱感知问题的理论研究之上，采用α稳定分布模型描述认知通信系统的非高斯噪声，给出了一种基于分数低阶协方差的感知方法，并采用分数低阶协方差谱对α稳定分布噪声下的主用户信号进行了谱估计,较好地解决了在非高斯噪声情况下传统的功率谱估计性能失效的问题。在此基础上针对FPGA的特性，进一步优化了算法，在FPGA上设计并实现了基于该算法的感知系统。系统利用FPGA产生中心频率为25 MHz、带宽为12.5 MHz的QPSK信号和特征指数为1的α稳定分布噪声作为主用户信号，设计相应的数字信号处理模块，并在此系统中验证了基于分数低阶协方差的感知方法能够有效地从α稳定分布噪声中检测出主信号的存在。该系统运行稳定，可移植性强，适用于不同的主用户频谱检测方案在此系统上进行实现与验证。

发表于：2018/3/23 上午11:19:00

基于电力线通信的光伏电站漏电监测系统设计

基于电力线通信的光伏电站漏电监测系统设计[电源技术][智能电网]

分布式光伏电站线路绝缘漏电故障一直是光伏电站的技术难点，尤其是从光伏电池阵列到并网逆变器的各个环节中，布线复杂，环境恶劣。针对传统监测技术的弊端，提出了一种基于电力线通信的分布式漏电监测系统。系统采用电力线通信技术结合传感器技术的方式，完成了采集节点和中央监测终端软硬件的设计与优化，实现了对采集点漏电流数据的收集和传输，并对系统进行了不同温度条件下的准确率的测试。通过实验验证，系统的可靠性均在97％以上，能有效地监测分布式光伏电站的漏电情况。

发表于：2018/3/22 上午11:56:00

GPS伪卫星高精度室内定位技术研究与实现

GPS伪卫星高精度室内定位技术研究与实现[通信与网络][通信网络]

为了实现高精度室内定位，克服GPS导航系统在室内等复杂环境定位的局限性，提出了一种基于伪卫星的高精度室内定位方案。该方案以FPGA+DSP作为核心处理器，并集成了高速A/D转换电路以及上下变频电路。详细介绍了伪卫星信号时钟同步方法和接收机抗远近效应设计方案及实现。通过对系统测试，结果表明在室内静态和动态定位精度都在3 cm以内，实现了高精度室内定位，该方案的实现对室内外无缝定位具有重要的意义。

发表于：2018/3/22 上午11:45:00

多通道双频高频雷达接收机模拟前端的设计

多通道双频高频雷达接收机模拟前端的设计[通信与网络][航空航天]

针对天地波组网系统对雷达接收机的指标要求，提出并实现了一种基于软件无线电思想的双频多通道数字化雷达接收机模拟前端的设计。该设计以一个模数转换芯片为核心，实现了对8通道同时双频接收信号的放大和采样，保证了各个通道增益控制的一致性，简化了电路的同时又拥有更多的灵活性。最后通过接收机的系统仿真和现场测试，证明了该设计的正确性，满足了实际应用要求。

发表于：2018/3/21 上午10:18:00

一种带有巴伦电路的24 GHz上混频器设计

一种带有巴伦电路的24 GHz上混频器设计[电源技术][其他]

设计了一个24 GHz上变频混频器，基于吉尔伯特结构全集成了3个片上巴伦电路。采用gm/I方法协调晶体管大小为了获得较好的转换增益、隔离度与电路耗散功率。电路实现采用厦门三安0.5 μm PHEMT工艺，5 V电压供电，在本振LO为0 dBm时，转换增益为9 dBm。工作在24 GHz频段时，1 dB压缩点为-20 dBm，混频器的最大输出功率为-10 dBm，射频输出端口与本振的隔离度大于32 dB，整个电路直流功耗40 mW，芯片面积为1 mm×1.3 mm。

发表于：2018/3/21 上午9:50:00

基于分段多项式近似的DDFS研究及FPGA实现

基于分段多项式近似的DDFS研究及FPGA实现[可编程逻辑][航空航天]

提出一种直接数字频率合成器(DDFS)的设计方法，采用分段多项式近似的算法模型代替传统的查找表方式，实现相位至余弦幅度的映射。选择拟合余弦函数均方误差最小的两段四阶偶次幂多项式，使在合成信号的无杂散动态范围(SFDR)达到最大(94.98 dBc)。然后基于FPGA实现了相幅映射为14位输入位宽结构的DDFS，对实现该方法定点量化的数字系统进行了分析和优化，结果表明，量化后的DDFS输出信号幅度的绝对误差小于2.6×10-4，SFDR约93 dBc，接近理论上的SFDR上界。该研究工作为下一代天基感应式磁力仪的高精度在轨定标信号源提供一种可能的新方法。

发表于：2018/3/20 下午12:02:00

小数分频频率合成器的Σ-Δ调制分析及优化

小数分频频率合成器的Σ-Δ调制分析及优化[模拟设计][其他]

分析Σ-Δ量化对小数分频频率合成器相位噪声及杂散的影响，优化Σ-Δ量化器，提升频率合成器性能。分别分析了Σ-Δ量化器阶数、频率合成器带宽、Σ-Δ量化器工作频率及Σ-Δ量化器位数对频率合成器的影响，并建立数学模型。使用MATLAB验证了数学模型，提出输入信号预先插入零点，迭加低能量白噪声的二阶Σ-Δ量化器适合于Σ-Δ频率合成器，且通过提高Σ-Δ量化器工作频率而提升Σ-Δ频率合成器带宽。

发表于：2018/3/20 上午11:38:00

高性能主从模式动态可重构的SPI IP核设计

高性能主从模式动态可重构的SPI IP核设计[嵌入式技术][其他]

为满足系统芯片(SoC)中的串行外设接口(SPI)灵活配置的要求，设计了一种既可作为主机又可作为从机、支持4种数据传输模式、允许7种时钟传输速率的SPI IP核。该SPI IP核通过状态机来控制数据传输模块端口的方向，以此来解决主从模式下数据传输方向相反的问题，通过对移位寄存器的复用减少了逻辑资源消耗，利用时钟分频模块来实现不同传输速率下的数据交换，设计了配置数据传输模式的时钟极性和时钟相位等端口，方便了对SPI IP核的操作。结果表明：该SPI IP核符合SPI总线协议，在0.13 μm工艺下消耗1 062个逻辑门，在系统工作频率80 MHz下的功耗约为0.395 7 mW。

发表于：2018/3/19 上午11:38:00

基于UVM的基带射频接口电路的验证

基于UVM的基带射频接口电路的验证[微波|射频][其他]

针对UVM验证方法学的高效性，结合UVM可重用性的特点，搭建层次化的模块级验证平台，对基带射频接口电路的功能进行验证。验证分析表明，基带射频接口硬件电路架构移植于UVM环境中，不仅提高了代码覆盖率和功能覆盖率，而且大幅提升了验证效率。同时通过DC（Design Compiler）对硬件RTL约束后，得到射频接口电路接收通路的面积为0.3 mm2，功耗为39 mW；射频接口电路发送通路的面积为0.5 mm2，功耗为58 mW。

发表于：2018/3/19 上午11:28:00