头条 我国科学家造出可编程三维光子神经网络 将可编程光子神经网络写进玻璃内部，是不是听上去有些科幻？科学家近期的一项研究证明，这条路不仅跑通了，而且规模越大优势越明显。近期，华中科技大学张新亮教授、董建绩教授与上海交通大学唐豪教授团队联合提出了一种可编程光子计算的新范式。他们开发了新架构 LAMP（Lantern-shaped Adaptive Multilayer Photonic network），意为灯笼形自适应多层光子网络。 最新资讯 基于FPGA手指静脉图像采集系统的研制 分析了手指静脉成像原理，研制了以FPGA为主控芯片的手指静脉采集系统，该系统由手指静脉图像采集装置、图像采集控制模块、图像缓存控制模块和LCD显示控制模块等构成。实验结果表明，采用波长为850 nm的近红外光源模块、MT9V034摄像头、VIP_Board Full FPGA开发板、5.0寸TFT LCD显示屏组成的手指静脉采集显示系统体积小、采集实时性强，显示的手指静脉图像纹路清晰，具有良好的稳定性。基于FPGA手指静脉采集系统稳定清晰，具有巨大市场价值 发表于：2015/12/1 基于ADV212的雷达图像压缩传输系统 针对雷达图像数据量大实时性要求高的特点，设计了一种新的基于FPGA和ADV212的雷达图像压缩与传输系统，实现对4 096级方位量化和最大4 096级距离量化的雷达图像进行实时JPEG2000压缩。通过所设计的分片压缩方式把雷达图像分段，每段分别压缩，并配合乒乓缓存来减小压缩到传输的延时。系统基于可配置设计，可配置图像的压缩率及雷达图像的分辨率。采用ADV212实现对图像的压缩，FPGA实现各功能模块，W5500实现数据传输。实验结果表明，系统能够实现对雷达图像实时压缩和传输的要求。 发表于：2015/12/1 基于FPGA的微震信息采集系统研究 针对煤炭开采过程中地质灾害预防的技术障碍问题，提出了一种基于FPGA的矿山微震监测系统。系统以FPGA为核心处理器，对采集的微震信号进行放大、滤波等一系列处理。其中，信号的放大系数可根据不同的采集环境进行相应的配置；系统还增加了乒乓缓存模块和数字滤波模块，加快了数据的处理速度，提高了数据的处理精度；微震信息数据通过以太网传输，减少了误码率，实现了远程监测。最后，选择系统的几个采集通道进行了现场的实验测试，实验结果验证了该方案的可行性。 发表于：2015/12/1 基于FPGA的图像采集与存储系统设计 设计了一种针对具有大数据量特点图像数据采集、存储及长线回读的测控系统。在控制信号的作用下，此测控系统将CMOS传感器采集的大容量数据存储到Flash芯片中。存储完成后，通过LVDS总线，将Flash芯片中存储的数据回传到上位机进行存盘并显示。实验证明，此系统稳定性高，在工业控制领域具有借鉴意义。 发表于：2015/11/30 基于FPGA CFGLUT5的可变FIR滤波器的实现 为实现系数可变FIR滤波器，以31阶FIR滤波器为例，在分布式算术结构的可变FIR滤波器基础上，利用FPGA可重构单元CFGLUT5的动态配置功能实现可重用结构共享，减少资源消耗，提高可变滤波器的硬件效率，在Xilinx Spartan6的器件上实现并验证了该可变FIR滤波器结构。结果表明，在满足工作模式切换性能的同时可以减少约25倍的占用资源（LUT），并明显提高了系统的速度。 发表于：2015/11/30 基于FPGA的高速图像数据采集系统设计 介绍了新型高速数字相机PT-41-04M60的基本功能和配置方法，4M60相机使用Camera Link接口传输数据。根据Camera Link接口标准与协议，以FPGA为主控单元，设计了Camera Link协议的硬件电路实现图像采集。FPGA开发板采用Xilinx公司Virtex-6系列的XC6VLX240T，充分满足设计需求。实验结果证明系统能够成功地实现图像采集并显示。 发表于：2015/11/30 基于PCIe的DMA传输在UM-BUS测试系统中的设计与应用 动态可重构高速串行总线(UM-BUS)是一种利用多通道并发冗余的方式来实现总线动态容错的高速串行总线。它的测试系统可以实现对总线的通信过程进行监测、存储与分析。由于测试系统需要在数据采集终端与PC之间建立高带宽的通信通道，设计了UM-BUS总线测试系统的PCIe2.0 x1通道的应用方案，设计并实现了基于FPGA的PCIe总线DMA数据传输方案。实验测试结果表明，实际传输速度可以稳定达到200 MB/s以上，完全满足总线测试系统中对数据传输速率的要求。 发表于：2015/11/30 基于ZedBoard的SCA架构的设计与实现 ZedBoard是Xilinx公司首款融合了ARM Cortex A9双核和7系列FPGA的全可编程片上系统，兼具ARM和FPGA两者的优势，是小型化SCA实现的最佳嵌入式平台之一。本文介绍了ZedBoard平台的硬件结构，并针对SCA架构在专用硬件平台上无法实现的问题，通过分析研究MHAL硬件抽象层技术和OCP接口规范，设计了符合ZedBoard平台硬件环境的MHAL硬件抽象接口和FPGA波形组件容器，有效地解决了SCA架构在ZedBoard平台上的实现问题，为在ZedBoard上实现以SCA架构为核心的系统开发打下了基础。 发表于：2015/11/29 当FPGA遇到DRAM 带宽不再是难题 在数据中心、广播、固网和高性能计算这类需要处理大量计算的系统中，一个很关键的制约因素就是存储器带宽。现实情况是，系统需要处理的数据量在不断攀升，而存储器子系统所能提供的带宽与系统要求的带宽差距却越来越大，现有的DDR3、DDR4等存储技术远远跟不上系统对带宽需求的增加。 发表于：2015/11/26 英特尔FPGA：与Xeon封装在一起，或采用“Sequoia”开发代码 阿尔特拉的产品群有两种，一种是普通FPGA产品，一种是硬核集成ARM内核的“SoC”产品。现行SoC产品与普通FPGA产品相比，逻辑单元(LE)数量阵容较少，但英特尔的新一代产品群将消除普通FPGA产品与SoC产品在LE数量阵容上的差异。 发表于：2015/11/25 <…179180181182183184185186187188…>
