EDA与制造相关文章 国知局：上半年我国集成电路布图设计登记发证7629件 7月14日，国家知识产权局举办第三季度例行新闻发布会。 发表于：7/25/2021 IC Insights：中国大陆晶圆产能占全球份额15.3%排第四，即将赶超日本 近日，半导体行业权威机构IC Insights发布了2020年底全球各个国家及地区的芯片产能数据图。 发表于：7/25/2021 秦创原集成电路产业项目：打造西安集成电路产业集群 7月19日，2021陕西省重点项目观摩活动来到秦创原集成电路产业项目，了解陕西科技创新、产业发展的新路径。 发表于：7/25/2021 发展先进半导体芯片生产技术，欧盟宣布成立两个工业联盟 先前宣布将积极布局半导体制造产业的欧盟，日前欧盟委员会宣布启动了两个新的工业联盟，分别是“处理器和半导体技术联盟”、以及“欧洲工业数据、边缘和云联盟”。 未来将借由这两个新联盟，推动下一代半导体芯片和工业/边缘云计算技术，并为欧盟提供加强其关键数字化基础设施、产品和服务所需的能力。 这两联盟也将汇集企业、成员国代表、学术界、用户、以及研究和技术组织共同加入参与。 发表于：7/25/2021 英特尔CEO：芯片行业需要更多的并购 据金融时报报道，英特尔首席执行官表示，芯片制造业需要更多整合。而在几天前，有报道称，这家美国芯片制造商正在谈判以 300 亿美元收购 GlobalFoundries。 发表于：7/25/2021 520亿美元投向半导体，美国已经准备好 《彭博社》报导，美国商务部长雷蒙多（Gina Raimondo） 周四（22 日） 表示，拜登政府正在为520 亿的半导体计划做最后冲刺。 发表于：7/25/2021 龙芯首款自主架构处理器：3A5000正式发布 日前，龙芯中科技术股份有限公司正式发布龙芯3A5000处理器。该产品是首款采用自主指令系统LoongArch的处理器芯片，性能实现大幅跨越，代表了我国自主CPU设计领域的最新里程碑成果。 发表于：7/25/2021 一款革命性的Arm处理器 大约50年前，英特尔创造了世界上第一个商业生产的微处理器，一个普通的4位CPU（中央处理器），2300个晶体管，使用10μm工艺技术在硅中制造，只能进行简单的算术计算。自这项突破性的成就以来，技术不断发展，越来越复杂，目前最先进的64位硅微处理器已经拥有300亿个晶体管（例如，AWS Graviton2微处理器，使用7纳米工艺技术制造）。 发表于：7/25/2021 MCU大厂：芯片极缺，价格调整频率闻所未闻 微控制器（MCU）厂凌通22日举行股东常会，针对未来市况，凌通总经理贾懿行表示，下半年订单持续畅旺，使目前订单动能相当吃紧，值得注意的是，目前状况已经严重到产品单价出现过去没发生过的「以月为单位的报价模式」，厂商并预期，下半年需求仍将维持强劲水准。 发表于：7/25/2021 芯片前景如何？Intel和TI给出了不同看法 本周，两大芯片制造商对于飙升的半导体需求是否会在今年下半年开始缓和，给出了截然不同的看法，可能我们可能需要下周的另一轮财报才能解决这个问题。 发表于：7/25/2021 芯片开发语言：Verilog在左，Chisel在右 老石按：在传统的数字芯片开发里，绝大多数设计者都会使用诸如Verilog、VHDL或者SystemVerilog的硬件描述语言（HDL）对电路的行为和功能进行建模。但是在香山处理器里，团队选择使用Chisel作为主要开发语言。这是基于怎样的考虑？ 发表于：7/25/2021 这一刻，通讯芯片的安全，由你定义 本期我们将进一步探讨如何协助物联网（IoT）芯片设计公司实现具有安全性的通讯芯片，并提供经过实践检验过的解决方案。 发表于：7/25/2021 摩尔精英与上海科技大学深度合作打造集成电路产教融合样板 近年来中国集成电路行业发展迅速，人才缺口巨大，尤其是掌握专业技能的实践型人才。对于集成电路行业的人才培养来说，推进科研院所、高校、企业科研力量优化配置和资源共享，深度产教融合，是集成电路人才培养的重要渠道。 发表于：7/25/2021 后摩尔时代，国产EDA如何破局？ 从科技革命角度来看,软件定义芯片的时代已经到来。人工智能、云计算等技术飞速发展,集成电路正在寻求新的突破口,而EDA技术也已经踏上新赛道。 发表于：7/24/2021 Cadence 推出革命性新产品Cerebrus——完全基于机器学习 ，提供一流生产力和结果质量，拓展数字设计领导地位 中国上海，2021年7月23日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布推出 Cadence® CerebrusTM Intelligent Chip Explorer——首款创新的基于机器学习 (ML)的设计工具，可以扩展数字芯片设计流程并使之自动化，让客户能够高效达成要求严苛的芯片设计目标。Cerebrus 和 Cadence RTL-to-signoff 流程强强联合，为高阶工艺芯片设计师、CAD 团队和 IP 开发者提供支持，与人工方法相比，将工程生产力提高多达 10 倍，同时最多可将功耗、性能和面积 (PPA) 结果改善 20%。 发表于：7/23/2021 «…199200201202203204205206207208…»
