头条 VHDL语言编写规范基础：标识符命名/数据对象/信号、变量和常量 标识符命名规范 标识符用于定义实体名、结构体名、信号和变量名等，选择有意义的命名对设计是十分重要的。命名包含信号或变量诸如出处、有效状态等基本含义，有利于提高代码的可读性。 最新资讯 微度芯创获评“第六届中国IC独角兽企业” 2022-2023年度(第六届)中国IC独角兽榜单重磅揭晓,微度芯创凭借不断增长的研发创新能力以及出色的市场表现,从众多企业中脱颖而出,成功获选中国IC独角兽企业。 发表于：2023/7/25 时擎科技荣膺第六届中国IC独角兽称号 7月21日,2022-2023年度(第六届)中国IC独角兽榜单重磅揭晓,时擎科技凭借不断增长的研发创新能力以及出色的市场表现,从众多企业中脱颖而出,成功获选中国IC独角兽企业。 发表于：2023/7/21 i.MX 91系列应用处理器介绍 恩智浦i.MX 9系列应用处理器再添新成员，它延续了i.MX 93系列应用处理器的优势，为边缘平台提供安全、高效的Linux®计算能力。 恩智浦凭借20多年在开发多市场应用处理器方面的领先经验，发布最新的i.MX 91处理器，旨在帮助客户快速开发下一代物联网和工业应用。 发表于：2023/7/21 ST亮相MWC上海：升级版智能座舱，首款USB-IF认证芯片，带你探索未来新科技 2023年6月28-30日，MWC上海展强势回归！ST携智能出行、电源&能源、物联网&互联等领域的产品和智能解决方案亮相展会，并带来多款升级展品，让观众通过充分了解ST的创新技术和解决方案，领略科技之美，探索产业新动态。 发表于：2023/7/17 深耕应用，兆易创新携全系产品和行业解决方案亮相慕尼黑电子展 中国北京（2023年7月11日） —— 业界领先的半导体器件供应商兆易创新GigaDevice（股票代码 603986）今日宣布，携50余款展品精彩亮相2023年慕尼黑上海电子展，全面、系统地展示了以存储器、微控制器、传感器和电源芯片为生态的产品布局，并聚焦汽车、工业、物联网、消费电子等重点行业，满足这些应用对芯片及解决方案不断迭代的需求，帮助客户灵活的开发产品并快速推向市场，进一步彰显了兆易创新前瞻性的市场布局和卓越的技术和服务实力。 发表于：2023/7/12 Achronix再次突破FPGA网络极限！为智能网卡（SmartNIC）提供400 GbE速度和PCIe Gen 5.0功能 加利福尼亚州圣何塞，2023年6月——高性能FPGA芯片和嵌入式FPGA硅知识产权（eFPGA IP）领域的领导性企业Achronix半导体公司日前宣布：Achronix网络基础架构代码（ANIC）现已包括400 GbE的连接速度。ANIC是一套灵活的FPGA IP模块，专为提升高性能网络传输速度而进行了优化，可用于Speedster®7t FPGA芯片和基于该芯片的VectorPath®加速卡。Achronix的FPGA产品和IP网络解决方案为要求最苛刻的应用提供最高的性能。 发表于：2023/7/11 IAR Embedded Workbench for Arm现已全面支持凌通科技GPM32F系列MCU 中国上海 — 2023年6月 — 嵌入式开发软件和服务之全球领导者 IAR，与业界领先的MCU供应商凌通科技（Generalplus）联合宣布，最新发表的完整开发工具链IAR Embedded Workbench for Arm 9.4版本已全面支持凌通科技GPM32F系列MCU。 发表于：2023/7/11 一种低功耗电流/频率转换电路零偏补偿方法 电流/频率转换电路主要用于惯导领域中加速度计输出电流测量，目前典型电流/频率转换电路功耗较大，限制了其应用范围。通常采用分流电路进行低功耗电流/频率转换电路设计，但该方式会带来较大零偏误差，影响电路测量精度。对此分析了影响低功耗电流/频率转换电路零偏的原因，提出了一种利用单片机实现零偏补偿的方法，其只需多次烧录程序就可实现迭代补偿，通过对三个典型温度点粗补偿和全温度段精补偿，较便捷地实现了高精度零偏补偿。经过试验验证，设计的产品全温零偏小于0.15 Hz，功耗为典型电路的1/5，具有较高的工程应用价值和良好的市场前景。 发表于：2023/7/11 基于FPGA的远程实验系统软件平台的设计与实现 基于以FPGA为核心的硬件实验平台，根据远程实验系统中FPGA远程配置及控制、实验结果获取与显示、设备与用户管理等需求，结合图像识别、桌面客户端、Socket网络通信、Web API等相关技术设计并实现了一套完整的远程FPGA实验系统软件平台。经测试，该软件平台性能良好，实验结果获取准确，不仅保证了用户进行远程计算机硬件实验时的良好体验，同时还提高了学校实验教学的灵活性。 发表于：2023/7/11 基于RISC-V架构的Spike缓存模型的设计和实现 使用基于精简指令集原则的指令架构（RISC-V）的指令集，针对现有Spike验证模型中的缓存写回功能的缺失问题，设计一种基于RISC-V指令集的现代超标量处理器缓存模型。基于现代高速缓存的基本原理，结合Spike验证模型，实现现代高速缓存的基本读写操作，并进行系统级芯片（SoC）环境下的仿真和验证，可作为微型电子芯片（IC）前端逻辑设计中的验证模型使用。该方案能够以较快的时间完成基于RISC-V指令集的大型SoC的设计与验证。 发表于：2023/7/11 «12345678910…»
