基于图像识别的无键盘电子锁设计

基于图像识别的无键盘电子锁设计[嵌入式技术][安防电子]

锁一直是人们生活的必需品，随着社会经济和科学技术的发展，人们对锁的安全及方便性提出了更高的要求。应用ARM技术结合图像识别设计了一种电子锁，该锁通过摄像头采集密钥信息，控制器解码信息并对密钥进行验证。系统部件少，硬件依赖性低，可移植性高，易于使用，并能不断更新解锁方式。

发表于：2016/11/10 下午10:17:00

一种基于TMS320C6A8168的FPGA动态配置方法

一种基于TMS320C6A8168的FPGA动态配置方法[嵌入式技术][通信网络]

针对基带处理系统中FPGA传统上电配置中存在的速度和灵活性等问题，提出一种基于TMS320C6A8168 的SD卡和网口动态加载FPGA配置文件的方案。该方案以含有4片FPGA和1片C6A8168 ARM处理器所组成的嵌入式系统作为平台，通过修改U-boot中的代码使得基带系统上电运行U-boot时能够选择性地加载PC中FPGA的配置文件，从而使FPGA完成相应的物理层算法及硬件加速。有效实现了对FPGA的配置，提高了FPGA系统配置的灵活性，在基带处理系统中有很好的应用前景。

发表于：2016/11/10 下午10:02:00

基于SystemVerilog语言的像素cache验证平台的实现

基于SystemVerilog语言的像素cache验证平台的实现[可编程逻辑][信息安全]

以SystemVerilog为基础，对自主研发的GPU“萤火虫2号”中像素cache部分搭建可重用的验证平台。该平台可以自动完成整个验证过程，并将验证结果打印到Linux终端和文件当中，方便程序员检查验证结果。实验结果表明，该验证平台对像素cache的功能验证覆盖率可以达到100%，并且具有良好的可重用性，能够全面、正确地完成RTL级功能验证，有效地提高了验证的效率和质量。

发表于：2016/11/10 下午4:22:00

一种改善LTE应用功率放大器性能的设计

一种改善LTE应用功率放大器性能的设计[微波|射频][通信网络]

针对LTE应用的射频功率放大器，提出了一种结构简单的改善功率放大器性能的方法，并应用该方法设计了一个基于InGaP/GaAs HBT工艺的两级F类功率放大器。该功率放大器采用了三阶交调失真消除技术、级间谐波抑制网络和带温度补偿特性的有源偏置电路以达到高线性度。此外，输出采用F类功率放大器谐波理论以获得高效率。该功放在工作电压为3.4 V，频率2.35 GHz处，分别使用连续波信号和10 MHz LTE调制信号输入测得：增益为27.5 dB，1 dB压缩点为30 dBm，最高效率点达到46%；平均输出功率为28 dBm时，无线接入邻道泄漏率为-38.4 dBc，功率附加效率为38%。

发表于：2016/11/10 下午4:07:00

基于DSP和FPGA的卫星信号模拟器设计与实现

基于DSP和FPGA的卫星信号模拟器设计与实现[嵌入式技术][航空航天]

为给卫星导航接收机的测试提供高稳定度、高精度、可复现的卫星信号，设计了一款卫星信号模拟器。该系统以DSP+FPGA作为核心芯片，并集成了射频上变频电路、高速D/A转换电路、Flash芯片和SDRAM芯片。系统可以实现GPS L1信号和BDS B1I、B2I、B3双模多频点卫星信号的模拟。利用商业接收机对硬件平台生成的卫星导航信号进行测试，定位结果验证了卫星信号模拟器设计的正确性，表明该系统达到了预期设计要求。

发表于：2016/11/10 上午9:25:00

基于FPGA的XFA约束重复检测匹配

基于FPGA的XFA约束重复检测匹配[可编程逻辑][数据中心]

针对目前正则表达式匹配中约束重复问题所带来的空间消耗爆炸以及失配等问题，基于FPGA设计了一种硬件约束重复检测匹配模块，该模块与基于并联ROM的XFA匹配模块相结合，可以快速实现约束重复的检测和匹配。通过定义约束重复参数存储器，计数模块仅消耗少量的硬件资源即可实现约束重复的检测匹配。实验中计数模块可实现Gbps的吞吐量，同时使正则表示式规则存储空间压缩50%以上。

发表于：2016/11/9 下午3:45:00

带工艺修调的低温漂片内振荡器设计

带工艺修调的低温漂片内振荡器设计[模拟设计][工业自动化]

针对片内CMOS振荡器频率稳定性不高的问题，提出了一种对温度和工艺的补偿方案。基准电压在正温度电阻上产生一路负温度系数的电流，将其与带隙基准产生的PTAT电流进行叠加得到零温度系数的电流对电容充电；采用数字修调网络对电容进行修调，振荡器频率的工艺漂移被显著降低。仿真结果表明：典型工作条件下，振荡器中心频率为1 MHz，占空比为50%；当温度在-40 ℃～125 ℃范围内变化时，振荡器输出频率漂移仅为0.8%；对电容进行修调后，在三种不同的工艺角下，输出频率相对误差仅为1.23%。振荡器对温度和工艺偏差不敏感，表现出良好的稳定性。

发表于：2016/11/9 下午3:15:00

基于FPGA的DSC高速译码器设计及实现

基于FPGA的DSC高速译码器设计及实现[可编程逻辑][数据中心]

采用易于FPGA实现的归一化最小和算法，通过选取合适的归一化因子，将乘法转化成移位和加法运算。在高斯白噪声信道下，仿真该译码算法得出最佳的译码迭代次数，并结合Xilinx XC7VX485T资源确定量化位数。然后基于该算法和这3个参数设计了一种全新的、高速部分并行的DSC译码器。该译码器最大限度地实现了译码效率、译码复杂度、FPGA资源利用率之间的平衡，并在Xilinx XC7VX485T芯片上实现了该译码器，其吞吐率可达197 Mb/s。

发表于：2016/11/9 下午2:45:00

AD9957在射频数字化短波发射机中的应用和仿真分析

AD9957在射频数字化短波发射机中的应用和仿真分析[微波|射频][航空航天]

首先简要介绍了射频数字化短波发射机的基本原理以及AD9957芯片的主要功能，然后提出了一种利用AD9957芯片来实现射频数字化短波发射机内部数字上变频模块和数/模转换模块的方案，使用System View软件对AD9957在短波发射机中的应用进行仿真分析，最后给出了短波发射机中数字化部分的完整仿真电路图。

发表于：2016/11/9 下午2:28:00

纳米器件的散粒噪声检测方法研究

纳米器件的散粒噪声检测方法研究[嵌入式技术][工业自动化]

针对纳米器件散粒噪声信号去噪方法的不足，利用散粒噪声信号在不同状态下的方差特性，提出了一种改进的经验模态分解算法(EMD)。该算法根据信号固有模态函数(IMFs)方差最大值与对应层数的关系自适应地选择需要处理的IMF层数，并与传统平均算法相结合提取了散粒噪声信号。实验结果表明：在不同程度(≥-3.92 dB)低频噪声环境下，与传统的EMD硬性去噪等方法比较可知，其信噪比提高了5.4 dB～7.0 dB，均方误差降低了36%以上，该方法有效地去除了低频噪声，提高了散粒噪声检测的有效性。

发表于：2016/11/9 下午2:02:00