头条 华为发表半导体演进新定律 摩尔定律面临物理极限和经济效益双重挑战，全球芯片行业迫切需要探索新的演进路线。5月25日，电气电子工程师学会（IEEE）在上海举办的国际电路与系统研讨会上，华为公司发表了韬(τ)定律，提出以“时间 (τ) 缩微”替代“几何缩微”，作为半导体与电子系统演进的新指导原则。通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。 最新资讯 闪迪新专利将NAND堆叠于GPU之下破解AI内存墙 6 月 22 日消息，闪迪正在研发更多创新方案以解决存储容量受限问题，例如在芯片内部堆叠 NAND 闪存。人工智能行业飞速发展，算力需求同步激增，各类性能瓶颈随之暴露，这倒逼 DRAM 与 NAND 闪存厂商跳出固有思维、探索突破性技术路线。 发表于：2026/6/22 Imec在铁电存储器研究方面取得突破 在2026年IEEE / JSAP超大规模集成电路技术与电路研讨会上，作为全球领先的先进半导体技术研究与创新中心，imec展示了铁电存储器研究的两项进展，重点将铁电电容器和铁电场效应晶体管作为新兴候选材料，以实现低压工作和高密度集成。 发表于：2026/6/22 龙芯中科发布纯血全自研工作站 6月18日消息，日前，龙芯中科宣布，联合砺算科技、挚科正式发布乾启ZK3C60S-W全自研国产专业工作站。 发表于：2026/6/18 游戏多开无压力！2026 高性能旗舰手机选购推荐 本次选取三款 2026 年上市的高性能机型，从产品简介、核心配置、性能参数、跑分、游戏与多任务体验等维度逐一解析。 发表于：2026/6/18 三星电子展示全球首款5nm MRAM研发成果 6 月 17 日消息，据韩媒 SEDaily 当地时间 12 日消息，三星电子在 2026 年度 IEEE VLSI 研讨会上展示了全球首款 5nm MRAM（磁性随机存取存储器）的研发成果。 发表于：2026/6/18 我国团队攻克国产芯片编译优化核心瓶颈 6月17日消息，大连理工大学“双擎智译”科研团队自主研发的OSCAR智能编译优化系统，攻克了国产芯片编译优化核心瓶颈，有效提升国产处理器高性能编译水平，为国产芯片性能迭代与生态建设提供了可靠技术方案。 发表于：2026/6/18 三星造出全球最小3D堆叠晶体管！ 6月17日消息，三星电子半导体研究中心在6月14日至18日举行的2026年超大规模集成电路研讨会上发表了题为“首次演示栅极间距为42纳米的3D堆叠场效应晶体管，该晶体管采用三层堆叠纳米片沟道，适用于先进逻辑应用”的论文。 发表于：2026/6/18 ASML台积电与imec三方合作推进2D材料晶体管开发 6月17日消息，在本周举行的2026年IEEE/JSAP超大规模集成电路（VLSI）技术与电路研讨会上，imec携手光刻解决方案大厂ASML与晶圆代工大厂台积电，共同发布了一套创新、稳健且可扩充的12英寸晶圆整合技术路径，用于基于2D材料的n型与p型场效晶体管（FET）。 发表于：2026/6/18 基于Wreal model的数模混合验证的平台实现方法 目前集成电路的模拟电路在数字验证期间大多采用行为级模型（Behavior Model）的形式进行基本的连接性的验证。但随着当今世界在集成电路方面的电路的复杂度越来越高，规模越来越大，SoC或者MCU集成的模拟模块也越来越多，越来越复杂，数模验证的复杂度剧增。大部分公司对于数模交互的功能、时序等只能等到回片测试才能验证设计的正确性。阐述了一种基于Wreal model的数模混合验证的方法，用来实现数模交互的大部分功能的可验证性，提升验证的完备性，以及完成数模电路间时序的验证等。 发表于：2026/6/17 一种小型化机载记录组件设计 针对目前飞行器智能化及信息化进程推进尤其是无人机越来越多的应用，对机载设备的尺寸重量要求越来越严格，机载数据存储设备成本高、功能单一、体积和重量大的矛盾越来越严峻。针对这一现状，设计和开发了一种小型机载记录组件平台。平台设计采用一体化设计思想，将存储记录做到普通电子盘的尺寸大小，既满足存储、浏览、回放、管理数据的能力，又可以进行数据分析功能。系统采用国产化FMQL10S400为主处理器，完成小型化设计，通过测试和仿真达到了体积小、功耗低、热耗散低的要求，满足机载应用场景，可满足有人和无人等不同场景下应用要求。 发表于：2026/6/17 <12345678910…>
